Penukar Digital-Analog (DAC) merupakan satu elemen penting dalam banyak sistem digital yang memerlukan penukaran data yang berprestasi tinggi. Oleh sebab faktor-faktor seperti pengurangan bekalan voltan dan kekangan bajet, DAC amat bergantung kepada komponen yang terpadan untuk menjalankan penukaran data. Walau bagaimanapun, komponen yang terpadan sangat sukar dihasilkan, kerana ketidaksepadanan sentiasa berlaku antara nilai komponen reka bentuk dengan nilai sebenar. Salah satu teknik untuk mengatasi kesan komponen tidak sepadan adalah dengan menggunakan Pemadanan Elemen Dinamik (PED). Cara ini merawakkan kod input digital sebelum memasuki blok DAC, memastikan masa purata setiap posisi komponen adalah lebih kurang sama. Kelemahannya, reka bentuk akan mempunyai kerumitan perkakasan dan menyebabkan gelinciran pada isyarat keluaran. Dalam penyelidikan ini, algoritma PED yang digunakan bernama Rangkaian Pokok Sebahagian Perduaan (RPSP). RPSP dapat mengurangkan kerumitan litar elektronik dan merendahkan gelinciran pada isyarat keluaran. Dalam penyelidikan ini, penguat kendalian (Op-amp) ideal yang berfungsi untuk meningkatkan keluaran arus elektrik digantikan dengan Op-amp yang dibina daripada transistor-transistor. Kajian ini melaporkan keputusan simulasi 10-bit 1-MSB RPSP DAC dengan menggunakan Op-amp tak ideal memperolehi DNL -0.182979 LSB, INL -0.959287 LSB dan penggunaan kuasa sebanyak 1.108 mW.
_______________________________________________________________________________________________________
Digital-to-Analog converters (DAC) are an important element in many digital systems which demands high-performance data conversions. Due to factors like shrinking supply voltage and budget constraint, DAC highly relied on matched components to perform data conversion. However, matched components are nearly impossible to fabricate, because mismatch errors always occurred between designed and actual component value. One of the techniques to overcome the effect of mismatched components error is to use Dynamic Element Matching (DEM) method. This method randomizes the digital input codes before entering DAC block, making the time of each component position nearly equal. The drawback of this design is, it would suffer from excessive hardware complexity and causes glitches at the output signal. In this research, the DEM algorithm used is known as Partial Binary Tree Network (PBTN) algorithm. PBTN reduce the complexity of the circuit and produce an output signal with fewer glitches. In this research, the ideal Operational amplifier (Op-Amp) used to magnify the output current is replaced with an Op-Amp built by transistors. This thesis reports the simulation of 10-bit 1-MSB PBTN DAC using a non-ideal operational amplifier with DNL of -0.182979 LSB, INL of -0.959287 LSB and power consumption of 1.108 mW.
10-bit digital-to-analog converter (dac) using partial binary tree network (pbtn) dynamic element matching (dem) approach / Tan Zi Jun