Projek ini membentangkan reka bentuk dan simulasi untuk mengautomasikan generasi latensi dalam litar bagi menjana netlist simulasi Latency Insertion Method (LIM) menggunakan pengaturcaraan C++. Proses ini direka dengan menggunakan perisian Code::Blocks. LIM merupakan alat simulasi sementara yang baru dan cepat berbanding dengan simulasi litar konvensional. Walau bagaimanpun, LIM memerlukan unsur-unsur latensi dalam setiap nod dan cawangan. Khususnya, setiap nod mesti mempunyai kapasitor ke tanah dan setiap cawangan mesti mempunyai induktor. Oleh itu, sekiranya mereka tidak boleh didapati, nilai rekaan kecil akan ditambah untuk membolehkan kaedah ini. Walau bagaimanapun, kaedah untuk menambah nilai rekaan kecil secara manual adalah rumit. Untuk mengatasi kelemahan ini, proses mengautomasikan generasi latensi telah diperkenalkan. Proses ini direka dengan menggunakan algoritma yang tertentu yang dapat mengautomasikan proses sisipan latensi supaya litar tersebut boleh digunakan dalam LIM. Keputusan simulasi mengautomasikan generasi elemen kependaman akan dipaparkan dalam fail teks dari segi netlist and litar yang dilukis. Analisis fana dijalankan untuk menganalisis hasil automasi kependaman rekaan dalam jenis litar yang berbeza. Oleh itu, penggunaan bernilai kecil rekaan 100fH untuk induktor dan 100fF untuk kapasitor adalah berpatutan kerana penambahan latensi tidak menjejaskan graf dari segi analisis fana.
______________________________________________________________________________________
This project presents the design and simulation of automating the generation of fictitious latency in circuit to generate Latency Insertion Method (LIM) simulated netlist using C++ programming. The process is designed using Code::Blocks software. LIM is a new and fast transient simulation tool compared to the conventional circuit simulator. However, LIM requires latency elements in each node and branch. Specifically, each node must have a capacitor to ground and each branch must have an inductor. Hence, if they are not available, small fictitious values are added to enable the method. However, it is cumbersome to do this manually. To overcome this drawback the process of automating the generation of fictitious latency is introduced. This process is designed using a specific algorithm and will be able to automate this process of latency insertion such that the circuit can be used in LIM. The simulation results of automating the generation of latency elements will be displayed in the text file in terms of netlist and drawn circuit. Transient analysis is performed to analyze the outcome of the automation of generating fictitious latency on different types of circuits. Hence, the use of small fictitious value of 100fH for inductor and 100fF for capacitor are justified as the addition of fictitious latencies does not affect the graphs from the transient analysis.
Latency insertion for circuit simulations_Gilbert Chew Soon Yii_E3_2014_NI