Satu metodologi terperinci dalam mereka bentuk penguat hingar rendah (LNA) bagi aplikasi radio kognitif dibentangkan dalam tesis ini. Spesifikasi ditetapkan dan tumpuan utama dalam reka bentuk ini ialah jalur lebar yang luas memandangkan aplikasi radio kognitif meliputi jalur lebar serendah ratusan MHz hingga puluhan GHz. Tesis ini dimulakan dengan pengulasan yang pernah dilakasanakan oleh penyelidik lain. Selepas menganalisa topologi, satu keputusan dibuat dan teknik pengitaran–arus dengan rintangan suap balik dipilih sebagai topologi dalam reka bentuk ini. Kajian ini dilaksanakan dengan CMOS
0.13–µm Teknologi Proses SilTerra menggunakan Cadence SpectreRF. Analisa litar telah dikendalikan supaya pengoptimuman prestasi LNA kognitif boleh dilaksanakan. Keputusan yang diperoleh daripada pra–bentangan dipadankan dengan spesifikasi yang telah ditetapkan sebelum ini. Pada ketika ini, pengkajian tentang kelemahan metrik prestasi diselidik dan pemilihan parameter bagi setiap komponen dikendalikan untuk mendapatkan gandaan yang rata menyeluruhi jalur lebar yang luas. Nilai minimum dan maksimum voltan gandaan ialah 13 dB dan 16 dB masing–masing manakala angka hingar berjulat dari 3.0 dB hingga
5.0 dB. Jalur lebar reka bentuk ini meliputi dari 500 MHz ke 7.5 GHz. Penggunaan kuasa daripada reka bentuk ini ialah 11.82 mW dengan S11 < – 9.8 dB.
______________________________________________________________________________________
A detailed and systematic methodology on designing a low noise amplifier (LNA) for cognitive radio application is presented in this thesis. The specifications are set and the main focus of this design is the bandwidth since cognitive radio applications cover a wide bandwidth from hundreds of MHz to tenth of GHz. It begins with review on work by others. After analysing the topologies, a decision is made and the current–reuse technique with resistive feedback is chosen as the topology in this design. This work is performed by using SilTerra’s 0.13–µm CMOS Process Technology using Cadence SpectreRF. Circuit analysis was conducted so that optimisation of the performance of the cognitive LNA can be carried out. Results obtain from the pre–layout simulation is examined with respect to the specifications set. At this point, analyses on the drawback of the performance metrics are studied and selecting the parameter for each component is conducted to obtain a flat gain across a wide bandwidth. The minimum and maximum voltage gain is 13 dB and 16 dB respectively whereas the noise figure range from 3.0 dB to 5.0 dB. The bandwidth of the design covers from 500 MHz to 7.5 GHz. The power consumption of this design is 11.82 mW with S11 < – 9.8 dB.
Design of a cmos 0.13–µm current–reuse with resistive feedback lna for cognitive radio application_Yap Wai Nam_E3_2014_NI