Secara keseluruhannya, projek ini adalah berkenaan dengan rekabentuk unit penjana kekunci dan pengawal DES bagi suatu cip FPGA menggunakan algoritma Data Encryption Standard (DES). Algoritma DES ini adalah menggunakan operasi get-get asas seperti penambah dan XOR. Rekabentuk bagi projek ini dilaksanakan dengan menggunakan perisian Xilinx Foundation Series 2.1i. Rekabentuk ini adalah melibatkan beberapa proses iaitu rekabentuk skematik, simulasi fungsi dan pemasaan, implementasi dan verifikasi rekabentuk serta ujian perlaksanaan rekabentuk tersebut selepas ianya diprogramkan ke dalam cip FPGA. Setelah memastikan proses simulasi dan implementasi berjalan lancar, rekabentuk tersebut kemudiannya akan dimuat turun kedalam satu cip. Cip ini kemudiannya akan dipasang pada papan demo Xilinx XC4010XL untuk diuji. Merujuk kepada cadangan awal projek ini, Mikropemproses 8085 akan digunakan untuk melihat dengan lebih jelas lagi hasil keputusan yang diperolehi. Namun begitu, aplikasi Mikropemproses 8085 tidak dapat dilaksanakan dalam projek ini kerana antaramuka diantara papan demo Xilinx XC4010XL dengan papan demo Mikropemproses 8085 tidak dapat dikenalpasti. Ketiadaan penggunaan Mikropemproses 8085 ini tidak akan mempengaruhi keputusan dalam projek ini kerana penggunaan mikropemproses adalah hanya untuk memaparkan keputusan bagi data yang telah dienkrip dalam proses enkrip dan data asal dalam proses dekrip. Rekabentuk keseluruhan bagi projek ini adalah dilakukan menggunakan aliran skematik dalam perisian Xilinx kerana ianya adalah lebih mudah untuk difahami.
______________________________________________________________________________________
This project is explained about the Design of Key Generator and DES Controller for a FPGA Chip using Data Encryption Standard Algorithm (DES). DES algorithm consists of a standard operation gate like mixer and XOR gate. In this project, Xilinx Foundation Series 2.1i is one of the software that was used to accomplish this design. There are a few processes that involved in this design which is design entry, functional and timing simulation, implementation and verification and also design implementation testing after the design was programmed to the FPGA chip. When simulation and implementation is running completely, this design will be programmed to a chip. After that, a chip will be testing using Xilinx XC4010XL demo board. Referring for the previous proposal of this project, it proposed that the Microprocessor 8085 will be used to display a result for this design. But during the implementation of this project, an application of Microprocessor
8085 cannot be fulfill because an interface between Xilinx demo boards with Microprocessor 8085 trainer board cannot be recognized. The result of this project is not influence by the microprocessor application because the microprocessor is only used to display a result of an encrypted data (chipertext) and a real data (plaintext). An overall design for this project is using a schematic flow because it is easy to use and understand
Rekabentuk unit penjana kekunci dan pengawal des bagi suatu cip fpga_Sabariah Abdullah_E3_2006_NI