Satu rekabentuk litar penguat transimpedans (TIA) kuasa rendah di bentang di dalam tesis ini dengan menggunakan Cadence proses teknologi CMOS 0.18um. Peningkatan dalam komunikasi multimedia telah meningkatkan permintaan penghantaran data berkelajuan tinggi. Kebanyakan litar atau peranti hanya menerima input voltan, jadi penguat transimpedans (TIA) digunakan untuk menukar arus keluaran daripada sensor kepada isyarat voltan. TIA berkuasa rendah perlu mempunyai jalur lebar yang besar dan ciri-ciri kos rendah untuk prestasi yang lebih baik. Matlamat utama kajian ini adalah menghasilakan penggunaan kuasa rendah sebuah TIA, jadi analis berkenaan gandaan dan jalur lebar di kaji. Dalam tesis ini, perlaksaan TIA terbahagi kepada tiga, iaitu cermin arus, penguat kendalian dan pincangan input iaitu pincangan pembahagi voltan dan litar fotodiod. Setiap rekabentuk di analisis secara berasingan dan kemudian digabungkan sebagai litar TIA yang lengkap. Analisis litar dan metodologi rekabentuk di lakukan secara menyeluruh menggunakan Cadence Virtuoso Schematic Editing dan Cadence Virtuoso Analogue Design Environment. Simulasi telah dijalankan ke atas litar TIA untuk menganalisis gandaan dan jalur lebar. Nilai kuasa yang di perolehi daripada kajian ini adalah 3.054mW dengan jalur lebar seluas 289.7M Hz dan gandaan 18.06 dB ohm. TIA yang mempunyai kuasa yang rendah akan menunjukkan prestasi yang lebih baik.
______________________________________________________________________________________
A low power transimpedance amplifier (TIA) circuitry is presented in this thesis by utilizing Siltera 0.18um CMOS process technology. The growth in multimedia communication has increased the demands of high speed data transmission. Since many circuits or devices can only accept voltage input, Transimpedance amplifiers (TIAs) are used to translate the current output of sensors to voltage signals. For a low power TIA, it must have a high bandwidth and also low cost characteristics for better performance. Since the major goals of this work were high bandwidth and low power consumption of TIA, thus an analysis was done on the gain and bandwidth of the circuitry. In this thesis, TIA is divided into three parts, including the two-stage operational amplifier, current mirror and input biasing which are voltage divider biasing and photodiode circuitry. These designs were designed separately then they were connected together to form a complete TIA circuitry. The comprehensive circuit analysis and design methodology were conducted using Cadence Virtuoso Schematic Editing and Cadence Virtuoso Analogue Design Environment. Simulations were implemented on the TIA circuitry to analyse the gain and bandwidth. The power consumption obtained from this design is
3.054mW at bandwidth of 289.7M Hz and gain of 18.06 dB ohm. Lower power consumption will give better performance of the TIA.