Kini, sistem komunikasi dengan kadar data yang tinggi selalunya akan mengalami
degradasi isyarat seperti herotan dan pantulan. Gangguan antara simbol adalah sejenis herotan
isyarat yang akan menyebabkan kehilangan data yang banyak dalam sistem komunikasi.
Kehadiran gangguan antara simbol akan menyebabkan kesilapan menyahkod di bahagian
penerima kerana penerima tidak dapat menjangkakan tahap yang tepat untuk gelombang empat
segi, hal ini akan menyebabkan kehilangan informasi. Oleh sebab itu, penyamaan akan digunakan
untuk memulih semula data yang telah dihantar kepada penerima. Satu kajian telah dilakukan
untuk menghilangkan gangguan antara simbol dengan menggunakan penyamaan pra kursor oleh
pembalikan masa dan fasa saringan yang minimum [1]. Walau bagaimanapun, kajian itu hanya
boleh digunakan untuk menghilangkan gangguan antara simbol di pra kursor. Jika sesebuah
isyarat mengalami gangguan antara simbol selepas kursor, cara ini tidak boleh digunakan. Tujuan
utama projek ini adalah untuk mereka bentuk penyamaan memaksa sifar untuk aplikasi integriti
isyarat untuk meghilangkan gangguan antara simbol selepas kursor. Projek ini menganalisis
prestasi teknik memaksa sifar untuk mancapai kadar data sebanyak 10 Giga bit per saat untuk
isyarat tunggal akhir seperti kadar data berganda. Simulasi dijalankan menggunakan ‘Advanced
Design System (ADS)’ dan ‘Matlab’. Pengiraan untuk menghilangkan gangguan antara simbol
selepas kursor akan dilakukan menggunakan ‘Matlab’. Kualiti isyarat penyamaan untuk projek
ini dianalisis menggunakan rajah mata. Dalam projek ini, dua jalur mikro yang berlainan panjang
iaitu 1 inci dan 20 inci akan digunakan. Untuk setiap kepanjangan jalur mikro, tindak balas nadi
dan corak urutan bit rawak pesudo akan digunakan sebagai rujukan untuk menghilangkan
gangguan antara simbol. Tindak balas nadi digunakan kerana ia adalah satu-satunya cara untuk
mengenal pasti gangguan antara simbol selepas kursor dan untuk membuat pengiraan memaksa
sifar sebelum menggunakannya dalam corak urutan bit rawak pesudo. Corak urutan bit rawak
pesudo menunjukkan tahap ketepatan untuk pengiraan memaksa sifar samada berjaya atau tidak.
Melalui keputusan yang telah diperoleh, penyamaan memaksa sifar berjaya direka bentuk untuk
jalur mikro berkepanjangan 1 inci dan 20 inci menggunakan perancangan yang dicadangkan.
_______________________________________________________________________________________________________
In today’s world, communication system with high data rate usually suffers from signal
degradation such as distortion and reflection. Intersymbol interference is a signal distortion that
causes heavy data loss in a communication system. The presence of intersymbol interference will
result in wrongly decoded data at the receiver as the receiver cannot predict the correct level of
the square waveform, leading to the loss of information. Therefore, the equalizer will be used to
recover the transmitted data at the receiver. A study has been conducted in removing the
intersymbol interference by applying a precursor equalizer by a time reversal and use practical
minimum phase filter [1]. However, the limitation is it can only combat precursor intersymbol
interference. If a signal is suffering from post-cursor intersymbol interference, this method cannot
be used. Therefore, the main objective of this project is to design a zero forcing equalizer for
signal integrity application that mitigates the post-cursor intersymbol interference. This project
analyzes the performance of zero-forcing technique to achieve a data rate of 10.0 Giga-bit per
second for single-ended signal like double data rate (DDR). The simulation will be obtained using
Advanced Design System (ADS) and Matlab. For the calculation to cancel the post-cursor inter
symbol interference, it will be carried out using Matlab. The quality of the signal of the equalizer
in this project will be analyzed using an eye diagram. In this project, two lengths of microstrip
will be used which are 1 inch and 20 inches. For each of the microstrip length, one pulse response
and PRBS pattern will be used as a reference to cancel the ISI. One pulse response is used because
it is the only way to find out the post-cursor ISI and to carry out the zero forcing calculation before
implementing it in PRBS pattern. PRBS pattern shows the level of accuracy for zero forcing
calculation whether it succeeds or not. With these results, it is concluded that zero forcing
equalizer is successfully designed for microstrip length of 1 inch and 20 inches using the proposed
methodology.
Zero forcing equalizer design for signal integrity application / Nur Ain Najihah Tajul Anuar