Secara traditional, algoritma pemprosesan isyarat digit dilaksanakan dengan menggunakan perisian kerana kerumitan untuk melakukan operasi yang terlibat. Dalam applikasi yang berspesifikasi tinggi, litar bersepadu applikasi spesifik (ASIC) digunakan. Kecepatan pemprosesan biasanya adalah berkadar langsung kepada kos perkakasan. Dengan FPGA baru yang murah dan berkeupayaan tinggi, pemprosesan digit secara perkakasan dapat dilaksanakan dengan murah. Sistem perkakasan yang berkeupayaan tinggi ini dapat digunakan dalam applikasi yang kritikal seperti pemprosesan imej perubatan untuk pengesanan parasit malaria. Imej dapat diproses secara masa nyata dan ini merupakan suatu peralatan yang penting untuk pempraktik perubatan. Projek ini akan mengaplikasi penapis median 3X3 untuk menapis hingar dari imej palitan darah dalam pengesanan parasit malaria. Sistem adalah dibuat dengan VHDL dan dibahagi kepada tiga blok. Setiap blok adalah dikawal dengan mesin keadaan dan operasi secara serentak. Dua daripada blok tersebut dibina dengan menggunakan arkitektur piawai yang diubah suai. Selepas simulasi perisian, perkakasan dibina dan keputusan menunjukkan sistem ini dapat melakukan penapisan median kepada imej perubatan. Sistem ini berupaya memproses sebarang imej dalam julat saiz tertentu dan mempunyai masa pemprosesan yang singkat
______________________________________________________________________________________
Traditionally, digital signal processing algorithms are implemented using software because of the complexities involved in the operations. In high-demand applications, application-specific integrated circuits (ASICs) are used. Faster processing usually comes at higher cost. With new, low cost and powerful FPGAs, hardware based digital processing can become affordable. The powerful processing system can cater to critical application such as in medical imaging for malaria parasite detection. Images can be processed in real time and this would be a great tool for medical practitioners. This project implements a 3X3 median filter system for the removal of noise from blood smear images for malaria parasite detection. The system is described using VHDL into three building blocks. Each block is state machine controlled and operates simultaneously. Two of the blocks are built based on modified standard architectures. Upon completing the software simulations, the hardware is built and the results show that the system is able to perform median filter to medical images. This system is able to process any medical images up to a preset size and have short processing time.
Implementation of image processing technique in fpga_Ng Soo Kheng_E3_2006_NI