Akibat permintaan yang mendadak terhadap sistem penghantar-penerima (transceiver) wayarles, teknologi litar bersepadu (IC) diperlukan untuk menggabungkan kedua-dua blok RF dan jalur dasar. Ini supaya sistem penghantar-penerima berupaya untuk berfungsi di atas satu cip bagi mendapatkan sistem keseluruhan yang berkuasa dan berkos rendah. Peringkat pertama satu penerima adalah lazimnya satu penguat hingar rendah (LNA), dimana fungsi utamanya adalah untuk memberi penguatan yang cukup untuk mengatasi hingar pada peringkat-peringkat berikutnya (seperti pencampur). LNA mesti berupaya untuk menyediakan penguatan ini dengan tambahan hingar yang serendah yang mungkin. Di samping itu, LNA juga harus menampung isyarat-isyarat besar tanpa herotan. Seterusnya, ia perlu menyediakan galangan khusus, seperti 50 Ω, di masukannya. Bagi memenuhi keperluan-keperluan ini, LNA CMOS kaskod dengan menggunakan teknik "Current Reuse" dan struktur kemerosotan punca induktif yang memenuhi keperluan sistem W-CDMA berkuasa rendah direka dan dianalisa. Teknik menggunakan "Current Reuse" dikaji kerana ia bukan saja dapat mengurangkan penggunaan kuasa tetapi pada masa yang sama menghasilkan transkonduktans penguat yang serupa bagi menghasilkan satu LNA yang dapat mencapai gandaan yang tinggi. Cadangan menggunakan teknik "Current Reuse" hanya memerlukan voltan bekalan 1.8 V bersama-sama 2.95 mA arus dan dengan itu melesapkan 5.31 mW. Selain itu, LNA yang telah direkabentuk mencapai angka hingar 2.15 dB dengan penguatan 16.05 dB. Titik input tertib ketiga memintas, IIP3 dan titik input mampatan 1-dB, P-1dB bagi LNA yang telah direkabentuk adalah masing-masing -13.82 dBm dan -23.70 dBm. Selain ini, S11 dan S22 adalah masing-masing -19.9 dB dan -29.23 dB sementara pengasingan terbalik (S12) adalah -52.47 dB dalam persekitaran 50 Ω. Projek telah dilaksanakan mengikut peringkat, bermula dengan reka bentuk dan diikuti dengan simulasi, analisis, tatacara reka menyemak (DRC) dan susunatur lawan skematik (LVS). Prestasi penguat hingar rendah telah disemak dengan Cadence Spectre dengan mengunakan teknologi proses Silterra 0.18 μm. Analisis terperinci mengenai teori-teori dan analisa LNA telah dibincang dengan menyeluruh dalam projek ini. Kawasan susunatur (termasuk perekatan pelapik) bersaiz dalam lingkungan 1.27x0.8 mm2.
_________________________________________________________________________________________
Due to the growing demand on wireless transceivers, Integrated Circuit (IC) technology is required to be able to integrate both RF and base-band functions onto a single chip for low power and low cost transceivers. The first stage of a receiver is typically a low noise amplifier (LNA), whose main function is to provide enough gain to overcome the noise of subsequent stages (such as mixer). Aside from providing this gain while adding as little noise as possible, the LNA should accommodate large signals without distortion. It must also present specific impedance, such as 50 Ω, to the input source. In this work, CMOS cascode Low Noise Amplifier (LNA) with Current Reuse Technique and inductive source degeneration structure which not only able to meet the requirements of typical W-CDMA performance but also consumed low power was designed and analyzed. Current Reuse Technique was employed to reduce power consumption and achieve the same amplifier transconductance to enable the LNA to achieve good gain. The proposed Current Reuse Technique required a supply voltage of 1.8 V with only 2.95 mA current drawn and hence dissipates 5.31 mW. Apart from that, the designed LNA achieved noise figure of 2.15 dB with gain of 16.05 dB. The Input Third-order Intercept Point, IIP3 and Input 1-dB Compression Point, P-1dB of the designed LNA are -13.82 dBm and -23.70 dBm respectively. Besides these, S11 and S22 are -19.9 dB and -29.23 dB respectively while reverse isolation (S12) is -52.47 dB in a 50 Ω environment. The whole project stages comprise design, simulation, analysis, design rules check (DRC) and layout versus schematic (LVS). All the LNA performances are checked through Cadence Spectre by using Silterra 0.18 μm technology process. Detailed analysis about theories and analysis of LNA had been dicussed thoroughly in this project. The layout area (including the bonding pads) is approximately 1.27x0.8 mm2.
Design of 2.14-ghz low power consumption low noise amplifier for w-cdma applications using 0.18-μm cmos technology_Lim Mei Ching_E3_2007_875003015_NI