Penguat hingar yang rendah (LNA) adalah salah satu komponen yang sangat penting dalam penerima CR yang berfungsi untuk menguatkan isyarat yang berkuasa rendah dan dan mengurangkan bunyi tambahan yang terhasil daripada isyarat yang diterima. Cabaran terbesar dalam merekabentuk LNA bagi aplikasi ultra-jalur lebar (UWB) ialah untuk mencapai gandaan kuasa rata yang tinggi sepanjang jalur lebar yang luas. Tesis ini adalah mengenai reka bentuk penguat hingar rendah (LNA) yang mampu menghasilkan gandaan kuasa rata yang tinggi bagi aplikasi ultra-jalur lebar (UWB) dalam linkungan 300 MHz hingga 10 GHz spektrum frekuensi. Bagi membolehkan LNA untuk diadaptasi dalam aplikasi CR, ianya harus mempunyai keupayaan untuk beroperasi pada operasi jalur lebar yang luas dengan gandaan kuasa rata yang tinggi. Di samping menumpukan focus untuk mencapai target pada gandaan kuasa rata yang tinggi sepanjang jalur lebar yang luas, metric prestasi yang lain juga perlu dioptimumkan untuk mencapai sasaran spesifikasi reka bentuk yang telah ditetapkan. Reka bentuk LNA yang telah diusulkan adalah penguat cascode bersama tindak balas rintangan secara shunt, ditentukan berdasarkan kelebihannya untuk memenuhi kriteria projek ini. LNA ini telah direka bentuk dalam proses teknologi CMOS 0.13-μm daripada Silterra dan simulasi pasca bentangan telah dilaksanakan dengan menggunakan Cadence SpectreRF. Nilai gandaan kuasa rata yang diperoleh adalah 18.56 dB hingga 21.31 dB dengan kadar variasi sebanyak ±2.75 𝑑𝐵(15%). Angka hingar (NF) adalah antara nilai 4.41 dB hingga 5 dB, nilai 𝑆12 < -49.43 dB dan nilai 𝐾𝑓 > 1 telah dicapai sepanjang nilai jalur lebar yang terlibat. Reka bentuk ini juga mencapai nilai -7.97 dB bagi IIP3 manakala nilai bagi IP1dB adalah - 18.4377 dB pada 4 GHz berdasarkan simulasi pasca bentangan yang telah dijalankan. Kadar penggunaan kuasa bagi reka bentuk ini ialah 34.8 mW pada 1.2V. Berdasarkan keputusan yang telah diperoleh, reka bentuk in telah berjaya memenuhi sasaran objektif yang telah ditetapkan.
_______________________________________________________________________________________________________
A low noise amplifier (LNA) is one of the important component in a CR receiver that amplifies a very low-power signal and minimized additional noise from the received signal. The biggest challenge in designing an LNA for ultra-wideband (UWB) application as required in CR, is to obtain high flat gain throughout wide bandwidth. This thesis presents the design of CMOS LNA with high flat gain for ultra-wideband (UWB) application between 300 MHz to 10 GHz frequency spectrum. In order to implement the LNA in CR application, the LNA must be able to provide wide bandwidth operation at high flat gain. Besides focusing on the targeted high flat gain throughout the wide bandwidth, other performance metrics must be optimized to fulfill the design target specification. The proposed LNA design is a cascode amplifier with resistive shunt feedback, determined based on its merits that can fulfill the design requirement of this work. The LNA was designed in Silterra’s 0.13-μm CMOS process technology and the pre-layout simulation was executed by using Cadence SpectreRF. The achieved gain is within 18.56 dB to 21.31 dB with a variation of 2.75 𝑑𝐵 (𝑖.𝑒.15%). The noise figure (NF) is between 4.41 dB – 5 dB, 𝑆12 < -49.43 and 𝐾𝑓 > 1 were achieved within the operating bandwidth. This design is able to achieve IIP3 value of -7.97 dB while the value of IP1dB is -18.4377 dB at 4 GHz in pre-layout simulation. The power consumption is 34.8 mW at 1.2V. The performances indicated that the design is able to achieved all the set objective.
Design of 0.13-μm cmos lna with flat gain for cognitive radio application_design of 0.13-μm cmos lna with flat gain for cognitive radio application / Faris Amsyar Ahmad Zhaki