Dalam komunikasi tanpa wayar, penerima superheterodyne telah digunakan secara meluas sebagai penerima radio sebelum ini. Ia menggabungkan dua isyarat input frekuensi untuk menghasilkan satu isyarat keluaran pada nilai frekuensi tertentu. Walau bagaimanapun, oleh kerana peringkat ditala digunakan di dalam superheterodyne, kaedah yang lebih mudah diperkenalkan dimana ia dipanggil sebagai penerima homodyne dan ia mengandungi pengayun tempatan, pencampur dan penguat audio. Namun demikian, oleh kerana frekuensi hanyutan pengayun, kaedah itu pada awalnya tidak diterima. Kemudian, cadangan untuk menggunakan gelung terkunci fasa telah diperkenalkan dengan bertujuan untuk mensintesis pengayun. Gelung terkunci fasa kemudiannya semakin dikenali dalam industri selepas ia berjaya dihasilkan dalam bentuk litar bersepadu. Projek ini mengenai gelung terkunci fasa yang boleh menghasilkan frekuensi keluaran 1 MHz. Untuk menghasilkan litar gelung terkunci fasa, ia mengandungi empat komponen utama iaitu pengesan fasa, pengecas pam,penapis laluan rendahdan voltan dikawal pengayun dengan 1 MHz sebagai frekuensi rujukan. Semua komponen direka secara berasingan sebelum dicantum untuk membentuk sebuah litar gelung terkunci fasa. Dalam projek ini, perisian Cadence telah digunakan. Litar ini akan disimulasikan dalam perisian ini menggunakan teknologi CMOS 0.13μm. Tujuan dilakukan simulasi ini adalah untuk melihat sama ada masukan dan keluaran frekuensi gelung terkunci fasa adalah sama ataupun tidak. Selepas simulasi dilakukan, terbukti bahawa gelung terkunci fasa ini berjaya menghasilkan keluaran frekuensi 1 MHz dengan julat voltan pelarasan 30 mV-790 mV.
_______________________________________________________________________________________________________
In wireless communication, superheterodyne receiver was widely used as a radio receiver previously. It combines two frequency input signals to produce an output signal at a certain frequency value. However, because of the tuned stages used in the superheterodyne, the simple method was introduced where it was called as a homodyne receiver and it consists of a local oscillator, a mixer, and an audio amplifier. Nevertheless, due to the drift in frequency oscillator, the method was rejected at first. Then, the idea to use a PLL was introduced with the purpose to synthesize the oscillator. PLL then become well known in industry after the idea to develop it into an integrated circuit was successful. This project presents a PLL which can generate 1 MHz as an output frequency. To design a PLL circuit, it involves four main components which are phase detector, charge pump, low-pass filter and voltage controlled oscillator with 1 MHz as a reference frequency. All the components are designed separately before combine it to form a PLL circuit. In this project, Cadence’s tool is used. The circuit is simulated using this tool by using 0.13μm CMOS technology. The purpose of doing the simulation is to see whether the input and the output frequency of the PLL are equivalent or not. After simulation, the result shows that this PLL managed to generate 1 MHz as it output frequency with the tuning voltage range 30 mV-790 mV.
Phase locked loop / Najwa Atirah Zulkeflee