Projek ini tertumpu kepada pembinaan litar pembahagian program bagi simulasi litar. Sejak beberapa dekad yang lalu, banyak kajian telah dilakukan ke atas penyelidikan dan pembinaan kaedah pembahagian litar untuk meningkatkan prestasi litar dan simulasinya, mengurangkan kos dan masa dalam mereka bentuk dan simulasi litar, dan lain-lain. Objektif-objektif projek ini adalah untuk mempelajari, membandingkan dan memilih kaedah pembahagian litar yang sesuai untuk mengumpulkan induktor-kapasitor (LC) komponen yang bernilai besar dan kecil, dan komponen-komponen tersebut dari litar yang membolehkan pemasukan kependaman (LIM). Dalam tugas ini, Kernighan dan Lin (KL) heuristik algoritma telah dipilih, diperkenalkan dan dibincangkan dalam tesis ini. Kemudian, satu C++ program dibinakan berdasarkan kepada Kernighan dan Lin (KL) algoritma untuk menyelesaikan perkumpulan komponen LC besar dan kecil. Berdasarkan pengesahan program ini, keputusan eksperimen membuktikan bahawa program untuk projek ini adalah adalah sesuai untuk litar yang kecil. Ia perlu dijalankan dua kali ke atas untuk pembahagian litar yang lebih besar.
______________________________________________________________________________________
This project is centered on developing circuit partitioning program for circuit simulation. Over the last few decades, much research has been done on studying and developing circuit partitioning method to improvise circuit simulation, increases performance of circuits, reduces cost and time consumption in dealing with design and simulate circuit, and etc. The objectives of this project are to study, compare and choose suitable circuit partitioning method to group large and small inductor-capacitor (LC) components from Latency Insertion Method (LIM) –enabled circuit. In this task, Kernighan and Lin (KL) heuristic algorithm has been chosen, introduced and discussed in this thesis. Then, a C++ program is developed based on Kernighan and Lin (KL) algorithm to solve the grouping of larger and smaller LC components. Based on the verification of the program, the experimental result proved that the developed program for this project is suitable for small circuits. It has to run twice or above for partitioning larger circuit.
Circuit partitioning for circuit simulation_Ong Hui Ling_E3_2014_NI