Tesis ini membentangkan kaedah Latency Insertion Method (LIM) yang diubahsuai untuk simulasi integriti isyarat dan kuasa seperti dalam talian penghantaran, model litar 2-D dan model litar cip dengan pelbagai lapisan. LIM adalah salah satu teknik analisis yang pantas untuk simulasi model litar yang besar. Akan tetapi, disebabkan kelemahan formulasi eksplisit, teknik ini mempunyai saiz langkah masa yang terhad demi mematuhi syarat stabil analisis berangka, sama dengan teknik finite-difference time-domain (FDTD). Ini menimbulkan masalah terutamanya kepada model litar bermasalah di mana segolongan unit mempunyai induktans dan kapasitans yang amat kecil yang menyebabkan keperluan saiz langkah masa yang terlampau kecil. Dalam usaha untuk mengekalkan kestabilan LIM, syarat-syarat Courant-Friedrichs-Lewy (CFL) mestilah dipatuhi, iaitu mengehadkan saiz langkah masa yang pada dasarnya bergantung kepada kapasitans dan induktans yang terkecil dalam rangkaian model litar. Dalam tesis ini, kaedah inovasi LIM dengan pengamiran Verlet telah dibentangkan dengan tujuan untuk meningkatkan pretasi LIM dengan keupayaan stabil tanpa syarat tanpa kehilangan kejituan yang ketara. Kaedah yang dicadangkan telah diuji dengan tiga model litar yang berlainan termasuk keadaan litar bermasalah untuk setiap model. Semua simulasi menunjukkan yang hasil yang munasabah berbanding kaedah LIM biasa dengan kaedah yang dibentangkan. Kaedah LIM baru ini bukan sahaja mampu menunjukkan keupayaan stabil tanpa syarat tetapi kejituan yang mencapai 90% secara purata dengan 3 kali lebar saiz langkah masa berbanding dengan nilai maksimum daripada kaedah LIM biasa.
__________________________________________________________________________________
This thesis presents a modified Latency Insertion Method (LIM) that can be applied for signal and power integrity simulations of networks such as transmission lines, 2-D plane circuit model and multi-layered on-chip circuit model. LIM, as one of the transient analysis technique, is proven to be fast and reliable for large networks simulation. However, due to the behaviour of the explicit formulation, which derived from the finite-difference time-domain (FDTD) technique, shared the same limitation of the time step size to maintain its numerical stability. This creates a problem, particularly in ill-constructed circuit where a small number of elements possess smaller parasitic inductances and capacitances which necessitate the need for extremely small time step size. In order to maintain the LIM stability, one must comply with the Courant-Friedrichs-Lewy (CFL) condition, limiting the time step size which basically depends on the smallest inductance and capacitance of the entire network. In this thesis, an innovative LIM with Verlet concept has been proposed with the intention to enhance LIM with unconditional stability without sacrificing much on its accuracy. The proposed method has been tested on three different circuit model and each model included an ill-constructed condition. All the simulations show that feasible results which is similar to that of the normal LIM can be obtained through the proposed method. This improved LIM method gives not only unconditional stability, but accuracy up to 90% on average with a time step size of 3 times larger than the maximum time step size of normal LIM.
Stability improvement for the latency insertion method based on the verlet concept for signal and power integrity simulations_Tan Kin Hang_E3_2017_MYMY