Teknologi kini dalam penghasilan transceiver kurang baik kerana menghasilkan
transceiver yang mempunyai kos dan penggunaan kuasa yang rendah. Objektif terpenting
saya adalah untuk merekabentuk amplifier rendah hingar (LNA) dan amplifier frekuensi
pertengahan yang baik kualitinya dengan hanya menggunakan CMOS di mana ia akan
digunakan dalam implementasi bagi Single-Chip PLL-FM-Receiver. Ini adalah untuk
mengembangkan proses CMOS bagi menghasilkan transceiver yang mempunyai kos dan
penggunaan kuasa yang rendah. Maklumat akan diperoleh untuk belajar dan
merekabentuk LNA dan amplifier IF. Kemudian, peralatan Cadence akan digunakan
untuk melukis gambarajah skematik bagi litar-litar amplifier dan pelbagai simulasi akan
dijalankan ke atas litar tersebut untuk melihat pencapaian litar tersebut. Sebarang
pembaikan akan dijalankan jika diperlukan untuk memperbaiki rekabentuk amplifier saya.
Akhirnya, Cadence Virtuoso akan digunakan untuk melukis paparan bagi litar amplifier
saya. LNA diimplementasi dengan rekabentuk single-ended LNA yang menggunakan
cascode common source topology dengan inductive source degeneration dan mempunyai
litar resonans selari sebagai beban. Selain itu, amplifier frekuensi pertengahan
diimplementasi dengan 6 peringkat amplifier pembezaan di mana satu unity-gain buffer
terdapat di antara setiap peringkat tersebut. Penghad amplitude akan diimplementasikan
dalam amplifier pembezaan disebabkan demodulator adalah peka terhadap hingar AM.
Amplifier frekuensi pertengahan akan di”closed loop” dengan low pass filter sebagai
suap balik untuk mengurangkan kesan mismatch pada komponen. Antara pancapaian
penting dalan rekabentuk saya ialah amplifier rendah hingar mempunyai impedance
masukan bernilai 61.5Ω, amplifikasi yang tinggi iaitu bernilai 19.45dB, noise figure yang
rendah iaitu 2.36dB, penggunaan kuasa yang rendah iaitu 10.48mW dan IIP3 bernilai -
15.9159 dB. Selain itu, amplifier frekuensi pertengahan mempunyai amplifikasi yang
tinggi iaitu 91.0253 dB pada frekuensi pertengahan bernilai 10.7MHz dengan bandwidth
bernilai 69.29MHz. Secara kesimpulan, terdapat 3 bidang yang boleh dikaji dan
diperbaiki lagi oleh pelajar masa depan. Bidang tersebut ialah pembaikan linearity atau
IIP3 bagi LNA, pengurangan overshoot oleh LNA dalam tindak balas unit langkahnya
bagi menambah kestabilannya dan penambahan testing pad pada litar di mana-mana
tempat yang diperlukan untuk menambah testability litar amplifier selepas difabrikasi.
_________________________________________________________________________________________
Nowadays, the technologies used in producing transceiver are not good enough as they
produce higher cost and power consumption transceiver. My main objective is to design
good quality Low Noise Amplifier and Intermediate Frequency Amplifier, utilize only
CMOS, that will be used in the implementation of the Single-Chip PLL-FM-Receiver.
This is to develop the CMOS for RF application in producing low cost and low power
consumption transceiver. Firstly, information will be gathered as much as possible to
learn and design the LNA and IF amplifier. Then, the schematic diagrams will be drawn
using the Cadence tools and simulations will be run on the circuits to observe their
performance. Any improvement will be made whenever necessary to produce a better
design of the amplifier. Finally, Cadence Virtuoso will be used to draw the layout of the
finished design of amplifier circuits. The LNA is implemented with a single-ended LNA
design that has a cascode common source topology with inductive source degeneration
and a parallel resonant circuit consists of an inductor and a capacitor as load. Such load
will provide an additional level of highly desirable bandpass filtering. The inductive
source degeneration is employed to produce resistive input impedance for LNA. On the
other hand, the IF amplifier is implemented with 6 stages of differential amplifier
cascading together with a small unity-gain buffer exists in between each stage. Amplitude
limiters are implemented in every single differential amplifier stage to limit the amplitude
of amplified signal to only 1V since the demodulator is sensible to AM noise. The IF
amplifier is closed loop with low pass filters as feedback in order to decrease the effect
due to mismatch in components. The main results of my amplifier design is that the LNA
has an input impedance of 61.5Ω (which will accommodate both the 50-Ω and 75-Ω
antenna for broadcasting television and radio), a gain of 19.45dB, a noise figure of 2.36
dB, a low power consumption of 10.48mW and the IIP3 value of -15.9159 dB. Besides,
the IF amplifier has a gain of 91.0253 dB at the intermediate frequency of 10.7MHz for a
relatively small bandwidth of 69.29MHz. As a conclusion, there are 3 fields that future
student can get to study them and improve their performance. These are the improvement
of the linearity i.e. IIP3 of the LNA, the reduction of overshoot in the unit step response
of LNA to improve its stability and the addition of testing pad at places in the amplifier
circuits whenever necessary to increase the testability of the amplifier after fabrication.
Design of low noise amplifier and intermediate frequency amplifier for fm receiver ic_Lim Shyue Chyn_E3_2007_NI_875002296