(For USM Staff/Student Only)

EngLib USM > Ω School of Electrical & Electronic Engineering >

An efficient energy aware adaptive system-on-chip architecture for real-time video analytics / Hisham Ahmed Ali Ahmed

An efficient energy aware adaptive system-on-chip architecture for real-time video analytics_Hisham Ahmed Ali Ahmed_E3_2016_MYMY
Aplikasi analitik video yang kebanyakannya ada pada peranti terbenam semakin kerap digunakan kini. Pertumbuhan pesat yang ditunjukkan ini menyebabkan perlunya Sistem-atas-Cip (SoC) dibangunkan untuk menjalankan pemprosesan terbaik pada cip tunggal berbanding pada komponen diskret. Penglihatan terbenam tertakluk kepada keperluan yang ketat, iaitu prestasi masa-nyata, tenaga yang terhad, dan kemudahsuaian untuk mendepani evolusi piawaian. Tambahan pula, untuk mereka bentuk SoC yang sedemikian kompleks, khususnya SoC Boleh Atur Cara Semua Zynq, pendekatan reka bentuk yang selari untuk perkakasan/perisian tradisional bergantung pada pemprofilan perisian untuk menjalankan pemetakan perkakasan/perisian tidak mampu lagi menjalankan tugas ini kerana pemprofilannya tidak dapat meramal prestasi aplikasi pada perkakasan. Oleh itu, satu model yang menghubungkan ciri-ciri kepada prestasi platform adalah sangat penting untuk dibangunkan. Untuk menghantar prestasi masa-nyata bagi resolusi video yang pantas berkembang sambil menjaga kelenturan seni binanya pada pemproses, Unit Pemprosesan Grafik, Pemproses Signal Digital, dan Litar Bersepadu Aplikasi-Spesifik, ia tidak dapat dibuat. Selanjutnya, dengan penskalaan teknologi semikonduktor, dijangka bahawa pelesapan kuasa akan meningkat kerana kapasiti bateri dijangka tidak akan meningkat dengan mendadak. Model prestasi bagi Zynq dibangunkan dengan menggunakan kaedah analitis dan digunakan dalam reka bentuk selari bagi perkakasan/perisian adalah untuk membantu pemetaan algoritma bagi perkakasan. Selepas itu, SoC bagi analitik video masa-nyata direalisasikan pada Zynq dengan menggunakan algoritma pengesanan sudut Harris. Analisis yang teliti terhadap algoritma tersebut dan penggunaan yang cekap pada sumber Zynq menghasilkan seni bina yang bukan sahaja terselari dan tertalipaipan, malah melebihi prestasi algoritma yang paling terkini. Dengan menjalankannya pada SoC peka-kuasa yang boleh ubah serta dibangunkan dengan menggunakan pengkonfigurasian semula separuh dinamik, aplikasi penjadual konfigurasi yang peka-konteks akan mengikut konteks operasi dan menukarkan resolusi video dengan penggunaan kuasa bagi menampung masa operasi yang lama ketika menghantar prestasi masa-nyata. Pengesanan sudut masa-nyata pada 79.8, 176.9, dan 504.2 bingkai sesaat tercapai, iaitu masing-masing bagi HD1080, HD720, dan VGA. Ketiga-tiga bingkai sesaat berjaya mengatasi prestasi kajian terdahulu dengan gandaan 31 kali lebih baik bagi HD720 dan 3.5 kali bagi VGA. Penjadual berfungsi pada ketika proses konfigurasi berjalan. Pada ketika itu, perkakasan yang sesuai digunakan di mana ia dapat memenuhi konteks operasi dan halangan yang didefinisikan oleh pengguna; dalam kalangan pemecut yang dibangunkan sebagai contoh piawaian video HD1080, HD720, dan VGA menggunakan tenaga yang rendah. Kaedah penyesuaian diri berjaya mencatatkan tempoh masa operasi yang lebih panjang berbanding dengan teras parameter IP untuk kadar kapasiti bagi bateri yang sama iaitu sebanyak 1.77 kali. Di samping itu, lebihan pengkonfigurasian tenaga boleh diabaikan bagi kaedah ini. Kesan pada kelewatan masa bagi pengkonfigurasian masa separuh diperhatikan, contohnya, hanya dua bingkai video diturunkan bagi HD1080p60 ketika masa pengkonfigurasian semula. Pemudahan proses reka bentuk dengan model analisis, dan penggunaan sumber Zynq serta keputusan adaptivity diri dalam peka-tenaga SoC dengan cekap, ini menyediakan prestasi masa-nyata untuk video analitik. __________________________________________________________________________________ The video analytics applications which are mostly running on embedded devices have become prevalent in today’s life. This proliferation has necessitated the development of System-on-Chips (SoC) to perform utmost processing in a single chip rather than discrete components. Embedded vision is bounded by stringent requirements, namely real-time performance, limited energy, and Adaptivity to cope with the standards evolution. Additionally, to design such complex SoCs, particularly in Zynq All Programmable SoC, the traditional hardware/software codesign approaches, which rely on software profiling to perform the hardware/software partitioning, have fallen short of achieving this task because profiling cannot predict the performance of application on hardware, thus, a model that relates the application characteristics to the platform performance is inevitable. Delivering real-time performance for the fast-growing video resolutions while maintaining the architecture flexibility is non-viable on processors, Graphic Processing Unit, Digital Signal Processor, and Application Specific Integrated Circuit. Furthermore, with semiconductor technology scaling, increased power dissipation is expected; whereas, the battery capacity is not expected to increase significantly. A Performance model for Zynq is developed using analytical method and used in hardware/software codesign to facilitate algorithms mapping to hardware. Afterwards, an SoC for real-time video analytics is realized on Zynq using Harris corner detection algorithm. A careful analysis of the algorithm and efficient utilization of Zynq resources results in highly parallelized and pipelined architecture outperforms the state-of-the-art. Running on a developed energy-aware adaptive SoC and utilizing dynamic partial reconfiguration, a context-aware configuration scheduler adheres to operating context and trades off between video resolution and energy consumption to sustain the uttermost operation time while delivering real-time performance. A realtime corners detection at 79.8, 176.9, and 504.2 frame per second for HD1080, HD720, and VGA, respectively, is achieved which outperform the state-of-the-art for HD720 by 31 times and for VGA by 3.5 times. The scheduler configures, at run-time, the appropriate hardware that satisfies the operating context and user-defined constraints among the accelerators that are developed for HD1080, HD720, and VGA video standards. The self-adaptive method achieves 1.77 times longer operation time than a parametrized IP core for the same battery capacity, with negligible reconfiguration energy overhead. A marginal effect of reconfiguration time overhead is observed, for instance, only two video frames are dropped for HD1080p60 during the reconfiguration. Facilitating the design process by using analytical modeling, and the efficient utilization of Zynq resources along with self-adaptivity results in an efficient energyaware SoC that provides real-time performance for video analytics.
Contributor(s):
Hisham Ahmed Ali Ahmed - Author
Primary Item Type:
Thesis
Identifiers:
Accession Number : 875008437
Language:
English
Subject Keywords:
proliferation; Furthermore; parallelized
First presented to the public:
10/1/2016
Original Publication Date:
12/6/2019
Previously Published By:
Universiti Sains Malaysia
Place Of Publication:
School of Electrical & Electronic Engineering
Citation:
Extents:
Number of Pages - 212
License Grantor / Date Granted:
  / ( View License )
Date Deposited
2019-12-06 16:12:20.739
Date Last Updated
2020-11-13 10:21:47.348
Submitter:
Mohamed Yunus Yusof

All Versions

Thumbnail Name Version Created Date
An efficient energy aware adaptive system-on-chip architecture for real-time video analytics / Hisham Ahmed Ali Ahmed1 2019-12-06 16:12:20.739