Study and analysis of the transistor size effects on the performance of silterra's 0.18 μm cmos inductively-degenerated cascode lna for w-cdma application / Lim Fang Rong
Laporan ini memberikan analisa tentang pengaruh saiz transistor terhadap prestasi kaskod penguat hingar rendah (LNA) induktif ternyajana yang menggunakan teknologi Silterra 0.18 μm CMOS untuk applikasi penerima penukaran terus W-CDMA. Saiz untuk masukan transistor boleh ditentukan dengan kaedah kekangan kuasa dan LNA direka dengan menggunakan teknik padanan masukan dan hingar serentak dengan kekangan kuasa (PCSNIM). Analisa berdasarkan teori dan keputusan simulasi menunjukkan untuk LNA kaskod, transistor masukan mendominasikan hingar bagi LNA manakala transistor kaskod menpengaruhi kelelurusan LNA. Keputusan simulasi menunjukkan saiz optima bagi transistor masukan dan transistor kaskod untuk memberikan prestasi hingar dan keleurusan yang terbaik ialah masing-masing 300𝜇m. Hingar dikurangkan kira-kira 0.8% dan kelelurusan dipertingkatkan sebanyak 4.13% selepas saiz bagi transistor masukan dan transistor kaskod ditukarkan kepada 300𝜇m. Tiada perubahan yang ketara untuk hingar apabila saiz bagi transistor kaskod adalah sekurang-kurangya separuh daripada saiz bagi transistor masukan. Sebagai kesimpulannya, transistor masukan dan transitor kaskod bagi LNA boleh direka berasingan untuk mendapatkan hingar dan kelelurusan yang terbaik.
_________________________________________________________________________________________
This thesis presents an analysis of the transistor size effects on the performance of Silterra's 0.18 μm CMOS inductively-degenerated cascode low noise amplifier (LNA) for W-CDMA direct conversion receiver application. The size of the input transistor of the LNA was determined by using the power constrained method and the LNA was designed by using power-constraint simultaneous noise and input matching (PCSNIM) design technique. The theoretical analysis and the simulation results show that for the cascode LNAs, input transistor dominates the noise performance of the LNA while the cascode transistor contributes more to the linearity performance. The simulation result shows that the optimum size of input transistor and the cascode transistor to give the best noise and linearity performance are 300 𝜇m respectively. The noise figure is decreased about 0.8% and the linearity (IIP3) is increased about 4.13% after change the width of M1 and M2 to 300𝜇m. Noise figure does not change much when the width of cascode transistor is at least half of width of input transistor. As a conclusion, the input transistor and cascode transistor of the LNA can be designed to optimize the noise performance and linearity performance separately without trade offs.
Study and analysis of the transistor size effects on the performance of silterra's 0.18 μm cmos inductively-degenerated cascode lna for w-cdma application / Lim Fang Rong
Study and analysis of the transistor size effects on the performance of silterra's 0.18 μm cmos inductively-degenerated cascode lna for w-cdma application_Lim Fang Rong_E3_2008_NI