Pembanding adalah litar analog yang membandingkan dua insyarat analog dan
menghasilkan keluaran digital daripada perbandingan tersebut Permanding berkuasa rendah
dan berkelajuan tinggi amat penting bagi memepercepatkan pertukaran data analog kepada
data digital dalam masa yg sama beroperasi dalam kuasa yang rendah. Pengunaan litar kusa
rendah amat menjadi perhatian bagi alat-alat elektronik lebih-lebih lagi alat elektronik yang
menggunakan bateri untuk beroperasi. Jadi, permintaan alat elektronik berkuasa rendah
semakin menjadi sambutan tanpa menjejaskan pretasinya. Dalam kajian ini pembanding
konvensional, pembanding dengan MTSCStack & DTTS, pembanding dengan bulk-driven
telah direka dan disimulasi dengan mengunakan perisian Silterra cadence teknologi 0.13 μm
process CMOS. Matlamat kajian ini adalah untuk mencari dan membina dengan
mengambungkan teknik-teknik tersebut bagi menghasilkan pembanding beroperasi dalam
kuasa yang rendah tanpa menjejaskan prestasi sedia ada. Teknik MTSCStack mengurangkan
arus bocor dalam mod aktif dan mengekalkan logik asal. Manakala DTTS mengurangkan
arus bocor tanpa menjejaskan prestasi litar tersebut dan teknik bulk-driven, keperluan VTH
dikeluarkan daripada laluan isyarat apabila insyarat input dijadikan pada bulk. Di bawah
keadaan ini, kejatuhan voltan yang lebih rendah diperlukan seluruh input and keluaran
terminal pemacu. Pembanding dicadang menunjukkan keputusan 13.6 mV bagi
mengimbangi, 25.8 mV bagi resolusi, 19.3 gandaan voltan, 3.46 ns bagi perambatan lengah,
7.71 μW bagi kuasa statik dan 16.44 μW bagi kuasa dinamik.
_______________________________________________________________________________________________________
Analog comparator is a circuit that compares two analog signal and produce a digital output
from the comparison. Low power consumption and high speed comparator is very important
to exchange the analog signal to digital signal at the same time can operate in low power.
Use of low power circuit is such a demand for electronic devices even more for electronic
devices use batteries to operate. So, designing of low power consumption and high speed
comparator become an attention without affecting the performance. In this study, the
conventional comparator, comparator with MTSCStack & DTTS, and comparator with bulkdriven
has been designed and simulated using Silterra Cadence technology software using
0.13 μm CMOS process. The aim of this study is to find and build the combination of these
techniques to produce a comparator that can operate in low power without compromising
existing performance. The function of MTSCStack technique is to reduce leakage current in
active mode and at the same time retain the original state. While, DTTS is reduce leakage
current without affecting the performance of the circuit and bulk-driven technique is be able
to remove the need of VTH from the signal path when the input signal is applied to bulk.
Under this condition, the voltage drop across is required across input and output terminals of
the drive. Proposed comparator shows result of 13.6mV for offset, 25.8mV for resolution,
19.3 for voltage gain, 3.46ns for propagation delay, 7.71μW for static power and 16.44 μW
for dynamic power.
Low power design techniques for analog circuit / Faez Hazwan Zainudin