(For USM Staff/Student Only)

EngLib USM > Ω School of Electrical & Electronic Engineering >

Pipeline microcontroller synthesizable design

Pipeline microcontroller synthesizable design / Mohamad Izat Amir Zulkipli
Objektif bagi projek ini adalah untuk merekabentuk dan mensintesis satu saluran pengeluaran mikropengawal dengan menggunakan perisisan MentorGraphic EDA tool seperti Design Architect-IC, Modelsim dan Leonardo Spectrum. Saluran pengeluaran mikropengawal adalah sejenis mikropengawal yang menyediakan pemprosesan arahan selari berurutan dengan menggunakan 3 peringkat rekabentuk saluran pengeluaran yang terbahagi kepada tiga peringkat iaitu peringkat pra-nyahkod, peringkat nyahkod dan peringkat perlaksanaan. Pensintesisan rekabentuk mikropengawal ini mendedahkan pemahamann asas dalam memahami dan mempelajari perkaitan dengan kod-kod VHDL dengan lebih lanjut selain memahami lebih banyak tentang sifat-siafat dan fungsi-fungsi mikdopengawal tersebut. Hasil keputusan dan eksperimen telah dijalankan untuk mendapatkan keputusan simulasi, skematik, dan bentangan untuk saluran pengeluaran mikropengawal. Dengan menguasai dan memahami dalam mensintesis 3 peringkat saluran pengeluaran mikropengawal, projek ini boleh diteruskan dalam merekabentuk perkekakasan mikropengawal. _______________________________________________________________________________________________________ The objective of this project is to design and synthesize a pipeline microcontroller by using MentorGraphic EDA tool software such as Design Architect-IC, Modelsim and Leonardo Spectrum. Pipeline microcontroller is the microcontroller that provides parallel processing sequential order by using 3-stage pipeline design which separated into predecode stage, decode stage and execute stage. This microcontroller synthesizable design exposes the basic environment of how to studies and understanding the related VHDL codes with more further besides understanding more about behavior of the microcontroller and their functionality. The result and experiment has been conduct to the simulation results, schematic, and layout of the pipeline microcontroller. By mastering learning the synthesizable of 3-stage pipeline microcontroller, this project can proceed for the hardware design microcontroller.
Contributor(s):
Mohamad Izat Amir Zulkipli - Author
Primary Item Type:
Final Year Project
Identifiers:
Accession Number : 875004462
Language:
English
Subject Keywords:
pipeline; microcontroller; synthesizable
First presented to the public:
4/1/2009
Original Publication Date:
8/28/2020
Previously Published By:
Universiti Sains Malaysia
Place Of Publication:
School of Electrical & Electronic Engineering
Citation:
Extents:
Number of Pages - 82
License Grantor / Date Granted:
  / ( View License )
Date Deposited
2020-08-28 17:17:17.158
Submitter:
Mohd Jasnizam Mohd Salleh

All Versions

Thumbnail Name Version Created Date
Pipeline microcontroller synthesizable design1 2020-08-28 17:17:17.158
Engineering Library USM @ 2017