Pemampatan imej adalah amat penting dalam sistem dan aplikasi multimedia kerana ia dapat mengurangkan secara drastik keperluan jalur lebar untuk penghantaran dan keperluan ingatan untuk penyimpanan. Pemampatan imej algoritma JPEG2000 adalah berdasarkan kepada diskret penjelmaan wavelet. Dalam pelaksanaan perkakasan Diskret Penjelmaan Wavelet (DWT) dan Diskret Penjelmaan
Wavelet songsang (IDWT), masalah utama adalah ingatan penyimpanan,penimbal pemprosesan dalaman dan kekurangan sumber dalam FPGA. Berdasarkan DWT 2-D yang tidak dapat dipisahkan, kaedah yang digunakan untuk mengakses memori imej mempunyai kesan langsung pada saiz penimbal dalaman,penggunaan kuasa dan, kelajuan penjelmaan. Keperluan kepada pengimbal dalaman mengurangkan masa capaian ingatan imej. Objektif utama tesis ini adalah seperti berikut; untuk melaksanakan penjelmaan 2-D Haar wavelet untuk imej kelabu yang besar, Untuk mengurangkan bilangan capaian ingatan imej dengan melaksanakan penjelmaan wavelet haar 2-D dengan gabungan yang sesuai diantara menggunakan ingatan luaran dan ingatan dalaman, dan menyasarkan
seni bina berkuasa rendah dan berkelajuan tinggi berdasarkan Haar diskret wavelet berbilang tahap yang tidak boleh dipisahkan. Dalam kerja ini, dua senibina dicadangkan untuk mengurangkan bilangan capaian ingatan imej. Senibina berdasarkan barisan mengurangkan pengimpal dalaman sebanyak 2 x 0.5 x N dimana N adalah sebagai saiz imej. Ini berlaku kerana pekali bagi penuras laluan rendah dan penuras laluan tinggi. Senibina dua-pengimbas tidak menggunakan ingatan dalaman. Secara keseluruhan, kedua-dua senibina bekerja dengan baik dalam papan Altera FPGA pada frekuensi 100MHz.
Image compression is of great importance in multimedia systems and applications
because it drastically reduces bandwidth requirements for transmission and
memory requirements for storage. An image compression algorithm JPEG2000 is
based on Discrete Wavelet Transform. In the hardware implementation of DiscreteWavelet
Transform (DWT) and inverse DiscreteWavelet Transform (IDWT),
the main problems are storage memory, internal processing buffer, and the limitation
of the FPGA resources. Based on non-separable 2-D DWT, the method
used to access the image memory has a direct impact on the internal buffer size,
the power consumption and, the transformation speed. The need for internal
buffer reduces the image memory access time. The main objectives of this thesis
are as follows; to implement a 2-D Haar wavelet transform for large gray-scale
image, to reduce the number of image memory access by implementing the 2-
D Haar wavelet transform with a suitable combination between using external
memory and internal memory, and targeting a low-power and high-speed architecture
based on multi-levels non-separable discrete Haar wavelet transform.
In this work, the proposed two architectures reduce the number of image memory
access. The line-based architecture reduces the internal buffer by 2 x 0.5 x N
where N presents the image size. This happens for the low-pass coefficients and
for the high-pass coefficients. The dual-scan architecture does not use the internal
memory. Overall both architectures work well on the Altera FPGA board at
frequency 100 MHz.
Efficient Hardware Implementation Of Haar Wavelet Transform With Line-Based And Dual-Scan Image Memory Accesses_Laila Ahmed Saad_E3_2017_MFAR