(For USM Staff/Student Only)

EngLib USM > Ω School of Electrical & Electronic Engineering >

Current-steering digital-to-analog converter / Lee Swee Wah

Current-steering digital-to-analog converter
Penukar digit-analog (DAC) merupakan satu peranti yang menukar isyarat digit ke isyarat analog yang setara. Ia merupakan salah satu elemen yang paling penting dalam litar komunikasi yang menyepadukan litar digit and litar analog dalam satu cip (Sistem dalam Cip). Projek ini bertujuan untuk merekabentuk satu DAC pandu-arus dengan resolusi 8 bit dan frekuensi jam 200Mhz dalam teknologi CMOS 0.18μm pada bekalan voltan 1.8V. DAC kilat-sepenuhnya jenis Nyquist diimplementasikan dalam topologi pandu-arus dengan menggunakan skim kod termometer. DAC direkabentuk dan disahkan melalui penyelakuan (simulasi) pada peringkat transistor dengan menggunakan Cadence. Penekanan rekabentuk diletakkan pada kelajuan operasi yang tinggi, kelelurusan yang tinggi, dan penggunaan kuasa yang rendah. Kedua-dua prestasi statik dan dinamik DAC telah dikaji melalui penyelakuan. Penyelakuan menunjukkan DAC mempunyai ralat ofset sebanyak 34.22μLSB dan ralat gandaan sebanyak 1.252LSB (nilai mutlak). INL maksimumnya ialah 0.55LSB manakala DNL maksimum ialah 0.23LSB. Ini menunjukkan bahawa DAC yang direkabentuk adalah ekanada. SNDR didapati bernilai 62.5dB, memberikan ENOB sebanyak 10.09 bit. SFDR pula didapati bernilai 42.5dB. Purata penggunaan kuasa keseluruhan ialah 5.953mW. Penukar digit-analog (DAC) merupakan satu peranti yang menukar isyarat digit ke isyarat analog yang setara. Ia merupakan salah satu elemen yang paling penting dalam litar komunikasi yang menyepadukan litar digit and litar analog dalam satu cip (Sistem dalam Cip). Projek ini bertujuan untuk merekabentuk satu DAC pandu-arus dengan resolusi 8 bit dan frekuensi jam 200Mhz dalam teknologi CMOS 0.18μm pada bekalan voltan 1.8V. DAC kilat-sepenuhnya jenis Nyquist diimplementasikan dalam topologi pandu-arus dengan menggunakan skim kod termometer. DAC direkabentuk dan disahkan melalui penyelakuan (simulasi) pada peringkat transistor dengan menggunakan Cadence. Penekanan rekabentuk diletakkan pada kelajuan operasi yang tinggi, kelelurusan yang tinggi, dan penggunaan kuasa yang rendah. Kedua-dua prestasi statik dan dinamik DAC telah dikaji melalui penyelakuan. Penyelakuan menunjukkan DAC mempunyai ralat ofset sebanyak 34.22μLSB dan ralat gandaan sebanyak 1.252LSB (nilai mutlak). INL maksimumnya ialah 0.55LSB manakala DNL maksimum ialah 0.23LSB. Ini menunjukkan bahawa DAC yang direkabentuk adalah ekanada. SNDR didapati bernilai 62.5dB, memberikan ENOB sebanyak 10.09 bit. SFDR pula didapati bernilai 42.5dB. Purata penggunaan kuasa keseluruhan ialah 5.953mW.
Contributor(s):
Lee, Swee Wah - Author
Primary Item Type:
Final Year Project
Identifiers:
Accession Number : 875001916
Language:
English
Subject Keywords:
Digital to analog converter (DAC); low power consumption.
First presented to the public:
5/1/2006
Original Publication Date:
10/3/2017
Previously Published By:
Universiti Sains Malaysia
Place Of Publication:
School of Electrical & Electronic Engineering
Citation:
Extents:
Number of Pages - 76
License Grantor / Date Granted:
  / ( View License )
Date Deposited
2017-10-03 16:33:16.781
Date Last Updated
2019-01-07 11:24:32.9118
Submitter:
Nor Hayati Ismail

All Versions

Thumbnail Name Version Created Date
Current-steering digital-to-analog converter / Lee Swee Wah1 2017-10-03 16:33:16.781