Dalam dunia digital and komunikasi moden, pump clock ataupun pump cas memainkan peranan yang penting dalam peranti perkakasan moden dan peranti mudah alih terutamanya telefon pintar. Pump clock ataupun pump cas adalah asas penting dalam memacu industri reka bentuk lintar bersepadu analog. Pengoptimuman luas dan kos adalah dua pertimbangan utama bagi reka bentuk bentangan pump clock. Imbas kembali sehingga beberapa tahun yang lalu, saiz racik sedang menurun tetapi dengan fungsi yang sama atau bertambah baik adalah permintaan untuk pasaran elektronik. Terdapat banyak cara untuk mengoptimumkan luas reka bentuk bentangan pump clock seperti perkongsian sumber-saluran, perkongsian gelang adang, perkongsian telaga dan penjarian. Dengan menggunakan teknik ini dalam proses tingkat-perancangan, semua peranti disusun dengan atur dalam bentangan pump clock dan dioptimumkan sebahagian besar luasnya. Dengan luas yang padat susun atur, ini akan meningkatkan penjimatan kos untuk racik. Reka bentuk sasaran yang dikehendaki adalah untuk mendapatkan luas yang padat, kos yang rendah, lulus dalam pemeriksaan DRC, lulus dalam pemeriksaan LVS dan lulus dalam pemeriksaan selak reka bentuk bentangan pump clock. Dalam tesis ini, hasil analisa akan dilakukan dari segi jumlah luas yang dioptimumkan, jumlah penjimatan kos, and rintangan yang dioptimumkan oleh analisis IR drop. Selain itu, hasil pengesahan akan diperoleh untuk memastkan kualiti reka bentuk bentangan adalah baik. Jumlah luas yang dioptimumkan dibentangkan dalam tiga bahagian. Bahagian pertama adalah mengenai jumlah luas yang dioptimumkan dengan menggunakan dua teknik yang berlainan. Bahagian kedua adalah mengenai jumlah luas yang dioptimumkan dari segi perbandingan antara reka bentuk bentangan pump clock dengan sempadan PR dan reka bentuk bentangan pump clock direka oleh Cypress Semikonduktor. Bahagian terakhir adalah jumlah kawasan yang dioptimumkan dari segi perbandingan antara setiap peringkat tingkat perancangan. Akhirnya, reka bentuk pump clock yang direka mempunyai keluasan sebanyak 14916.9934(μm)2 yang mana mengoptimumkan keluasan sebanyak 322.6502(μm)2. Selain itu, penjimatan kos adalah 1.0083×10−5 USD. Kesimpulannya, matlamat reka bentuk memenuhi kerana ia memenuhi semua keperluan.
_______________________________________________________________________________________________________
In this state of the art digital and communication world, the pump clock or charge pump plays the important role in the modern hardware device and portable device, especially smartphone. Pump clock or charge pump is the vital fundamental in driving the analog integrated circuit design industry. The area and cost optimization are the two main consideration for the pump clock layout design. Flashback to past few years, the chip size is scaling down but with the same or improve functionality is a demand for the electronic market. There are many ways to optimize the area of the pump clock layout design such as sharing source-drain, sharing guard ring, sharing well and fingering techniques. By using these techniques in the floor-planning process, all the device in pump clock layout is rightly placed and optimized most of the area. With the compact area of the layout, this will increase the cost saving for the chip or die. The desired targeted designs are to obtain the compact area, lower cost, errorless in design rule checking (DRC), errorless in layout versus schematic (LVS) and errorless in latch-up check of the pump clock layout design. In this thesis, the analysis result will be carried out in terms of the total area optimized, total cost saving, and resistance optimized by IR drop analysis. Besides, the verification result will be obtaining to ensure that the quality of the layout design is good. The total area optimized is presented in three parts. First part is about the total area optimized by using the two techniques. Second part is total area optimized in terms of comparison between the pump clock layout design with PR boundary and pump clock layout design with Cypress Semiconductor. Last part is total area optimized in terms of comparison between each stage of the floor-planning. Finally, the pump clock layout designed has the total area of 14916.9934(μm)2 which optimized 322.6502(μm)2 of area by using the area optimization techniques. Besides, the cost saving is 1.0083×10−5 USD. In conclusion, the design objective is met since it fulfilled all the requirement. In conclusion, the design objective is met since it fulfilled all the requirement.
Area optimization of pump clock layout design / Chin Vern Shen