Disertasi ini mempersembahkan rekabentuk pencampur naik (up mixer) untuk kegunaan UWB dengan menggunakan teknologi proses piawai CMOS Silterra 0.18 μm. Rekabentuk pencampur ini melibatkan pemahaman tentang UWB, system RF dan secara mendalam berkenaan pencampur. Selepas memperolehi serba sedikit pengetahuan tentang perkara-perkara yang berkaitan, pembinaan litar dimulakan. Pencampur yang akan direkabentuk kelak adalah berdasarkan kepada topologi jenis dwi terimbang aktif Gilbert. Topologi ini dipilih dalam rekabentuk kerana mempunyai prestasi yang baik dari segi gandaan, pengasingan diantara liang (port) dan penindasan isyarat LO. Dalam rekabentuk ini, teknik baru telah diperkenalkan untuk meningkatkan lelurusan dan gandaan penukaran. Teknik pendarahan arus menggunakan transistor PMOS telah diperkenalkan dalam rekabentuk ini dengan tujuan untuk memperbaiki lelurusan dan gandaan penukaran. Rekabentuk ini adalah untuk digunakan dalam system UWB tetapi, untuk memudahkan, hanya satu saluran sahaja daripada 3 saluran dalam mod 1 UWB yang akan digunakan dalam rekabentuk. Prestasi pencampur ini dijangkakan menghasilkan gandaan lebih besar daripada 5 dB, pemampatan 1dB lebih besar daripada 5 dBm, masukan IP3 (IIP3) lebih besar daripada 10 dBm dengan melesapkan kuasa sebanyak 36 mW daripada sumber voltan sebanyak 1.8 V. keluaran RF dengan frequensi 3.696 GHz dimana masukan IF
mempunyai frekuensi 264 MHz dan LO pula mempunyai frekuensi 3.96 GHz. Kesemua penyelakuan litar dilakukan menggunakan kit rekabentuk Cadence. Penyelakuan yang dilakukan adalah berdasarkan penyelaku Spectre. Pencampur ini dijangkakan mempunyai perlakuan/prestasi yang baik dengan lelurusan yang tinggi dan baik gandaan penukaran.
______________________________________________________________________________________
This dissertation presents a design of up conversion mixer for Ultra Wideband (UWB) application using Silterra 0.18 μm CMOS process technology. The design includes study of the current UWB technology, RF transceiver system and in depth of the mixer. After gain some knowledge of the design matters, the design of the real circuit is taken placed. The mixer that is going to be design is based on active double balanced Gilbert type topology. This type topology is chosen among the others topology (i.e. single balanced) because it have better performance in terms of gain, intermodulation, port-to-port isolation and the suppression of local oscillator (LO) signal. A large LO signal at the RF output port typically leads to very poor mixer intermodulation performance and can also cause compression in the first RF amplifier. A double balanced mixer structure provides not only fully differential, but also a virtual ground for the LO signal at the output RF port, and no special active or passive circuitry is required to provide this LO short. In this design, new technique to improve linearity and performance of the mixer was introduced. Current bleeding technique using PMOS was utilized in the design in order to improve the linearity, conversion gain and noise figure. The performance of this mixer is expected to have conversion gain larger than 5 dB, 1dB compression larger than 5 dBm, input IP3 (IIP3) larger than 10 dBm and consume power of 36 mW from 1.8 V supply voltage. Mixer will multiply input signal IF which is frequency at 264 MHz with local oscillator (LO) signal which is frequency at 3.96 GHz and hence produced the output RF signal which is at frequency of 3.696 GHz. All simulation of the mixer is done by using Spectre from Cadence design kit
Design of up-conversion mixer using silterra 0.18 μm cmos process technology_Mohd Zakaria Husin_E3_2006_NI