Pelbagai barangan elektronik seperti mikro prosesor, aplikasi suara dan video
dan perhubungan wayarles telah mendominasi pasaran semikonduktor kini. Peningkatan
dalam permintaan terhadap rekabentuk isyarat-campur telah menyebabkan bidang
rekabentuk isyarat-campur menjadi kompetitif. Penukar analog-digital banyak
digunakan dalam litar isyarat-campur, oleh itu, rekabentuk untuk sesebuah penukar
analog-digital adalah critical. Disebabkan oleh pergerakan aliran teknologi yang
mendadak hari ini, satu converter analog-digital yang berkualiti perlulah mempunyai
kadar pensampelan yang tinggi, peleraian yang tinggi dan penggunaan kuasa yang
rendah. Tesis ini menbentangkan pelaksanaan dan penyelakuan sebuah penukar analogdigital
8-bit dalam aras transistor. Reka bentuk ini berdasarkan pendekatan pendaftar
penghampiran berturutan. Teknologi Silterra CMOS dalam 0.18μm digunakan.
Keseluruhan gambar rajah blok penukar analog-digital dikaji. Bab 3 menunjukkan
pelaksanaan penukar analog-digital dengan menggunakan perisian Cadence Virtuoso.
Kaedah bawah atas telah digunakan. Blok-blok dalam penukar analog-digital
dilaksanakan dan penyelakuan dijalankan secara berasingan sebelum disepadukan untuk
menjadi sebuah penukar analog-digital yang lengkap. Blok-blok utama penukar analogdigital
terdiri daripada sebuah pembanding gelung-buka, kawalan logik yang
berdasarkan penghampiran berturutan, litar sampel dan pegang, dan penukar digitalanalog
litar tangga. Fungsi dan prestasi penukar anlog-digital tersebut dikaji dalam bab
4. Parameter penukar analog-digital seperti kejituan, peleraian, ketaklelurusan kamiran,
ketaklelurusan kebezaan, dan kadar pensampelan diukur. Hasil daripada penyelakuan
menunjukkan pembaikan adalah diperlukan. Walau bagaimanapun, kelakuan penukar
analog-digital telah disahkan mengikut kehendak pengguna. Kadar pensampelan
didapati megikut keperluan, tetapi kejituan penukar analog-digital tersebut gagal untuk
memenuhi keperluan. Ini disebabkan oleh ralat offset dan ralat gandaan peranti tersebut.
Walau bagaimanapun, reka bentuk penukar analog-digital berdasarkan pendaftar
penghampiran berturutan dikatakan berjaya disepadukan dan diuji.
_________________________________________________________________________________________
The market of semiconductor field is dominated with different kinds of
electronic devices such as microprocessor, video-audio applications, wireless
communication, etc. The increasing demand for mixed-signal design makes design of an
effective mixed-signal device becomes competitive. Analog-to-digital converters
(ADCs) are widely used in mixed-signal circuits; therefore designing a good ADC is
critical. Due to impressive improvement of technology today, a comparative ADC needs
to have high sampling rate, high resolution and low-power consumption. This thesis
presents the transistor-level implementation and simulation of a 8-bit successive
approximation register (SAR) ADC schematic in 0.18μm Silterra CMOS technology.
Overall block diagram and principle of the SAR ADC is studied. Chapter 3 shows the
implementation of the SAR ADC schematic using Cadence Virtuoso software. A
bottom-up methodology is used, where the blocks are implemented and simulated
individually before integrating into an SAR ADC. The SAR ADC contains four major
blocks: open-loop two-stage comparator, SAR control logic, sample and hold circuit
with clock booster and R-2R ladder digital-to-analog converter. The functionality and
performance of the ADC is investigated. ADC parameters such as accuracy, resolution,
integral non-linearity, differential non-linearity and sampling rate are measured. The
outcome for the simulations shows room for improvement. However, the behavior of
the SAR ADC is verified. The sampling-rate of the ADC meets the requirement, but the
accuracy of the SAR ADC fails to fulfill the requirement due to offset error and gain
error of the device. Within the limitations of the research, the transistor-level circuit
design of an SAR ADC is found to be successfully integrated and tested.
Reka bentuk sebuah penukar analog-digital pendaftar penghampiran berturutan 8-bit_Yap Jee Jean_E3_2008_875002402_00003068442_NI