Pembangunan komunikasi tanpa wayar yang pesat telah menjurus kepada keperluan peranti elektronik yang pantas. CMOS integrasi kini menghadapi masalah kehilangan tenaga yang tinggi dan faktor ini boleh disingkirkan dengan menggunakan substrat silikon kerintangan tinggi. Namun begitu, kelemahan penggunaan substrat silikon kerintangan tinggi adalah kewujudan caj-caj pembawa bebas di ruang antara oksida dan silikon yang berpunca daripada konduksi permukaan parasit. Walaupun pengedopan kompensasi aras mendalam menggunakan emas berpotensi untuk menindas konduksi permukaan parasit dan membekal kerintangan yang tinggi kepada substrat silikon, namun begitu, tiada bukti yang pejal untuk menyokong kaedah ini. Dengan demikian, matlamat bagi projek ini adalah untuk mengkuantitikan potensi Au-kompensasi silikon kerintangan tinggi dalam menindas konduksi permukaan parasit. Kehilangan atenuasi garisan transmisi CPW atas substrat perlu diukur terlebih dahulu dengan menggunakan parameter S yang telah diekstrak. Kaedah angka merit pencirian kerintangan efektif digunakan untuk menganalisis dan mengkuantitikan kebolehan substrat. Hasil daripada analisis matematik telah membuktikan potensi Au-kompensasi silikon kerintangan tinggi dalam menindas konduksi permukaan parasit kerana ia menunjukan pincang yang tidak bersandar ketika voltan pincang digunakan ke atas peranti tersebut.
_______________________________________________________________________________________________________
The rapid development of wireless communication has led to the need for high-speed electronic device. The current integrated complementary metal oxide semiconductor (CMOS) suffer from high energy losses and this factor can be eliminated using high resistivity silicon substrate. However, the drawback of using high resistivity silicon substrate is the presence of free carrier charges at oxide-silicon interface due to the parasitic surface conduction. Though deep level doping compensation using gold has shown a potential of suppressing the parasitic surface conduction effect and providing a high resistivity to the silicon substrate, there are no solid evidence to support this method. Thus, the goal of this project is to quantify the potential of Au-compensated high resistivity silicon substrate in suppressing the parasitic surface conduction. The attenuation losses of the Coplanar Waveguide Transmission Line on the substrate is firstly measured using the extracted S-parameter data. The figure of merit technique using effective resistivity characterisation is then used to analyse and quantify the capability of the substrate. The outcomes of the numerical analysis had shown a constant value of effective resistivity for Au-compensated high resistivity silicon substrate thus justifying the potential of Au-compensated high resistivity silicon substrate in suppressing the parasitic surface conduction as it shows bias-independent results when bias voltage is applied to the device.
Effective resistivity analysis using cpw transmission line model for au-compensated high resistivity silicon substrate / Wong Soo Theng