Penukar Digital Analog (DAC) adalah elemen penting dalam system digital yang memerlukan penukar data berprestasi tinggi untuk tukar data dari format digital kepada format analog. DAC bergantung kepada komponen yang dipadan untuk menjalankan penukaran data. Walau bagaimana, penghasilan komponen sempurna adalah susah, ralat tidak sepadan sentiasa berlaku dan hal ini meyumbang kepada perbezaan antara nilai komponen yang diingini dan sebenar. Pemadanan Elemen Dinamik (DEM) telah diguna supaya mengurangkan ralat komponen. Teknik ini boleh memilih nilai input digital secara rawak sebelum memasuki blok DAC. Akibatnya ialah nilai purata masa untuk setiap komponen boleh disamakan dan kesan perbezaan dalam komponen elektronik dapat dikurangkan. Teknik ini mempunyai kelemahan yang menyebab DAC mempunyai perkakasan yang berlebihan. Pengekod yang rumit juga diperlukan untuk DEM biasa, dan akibatnya ialah banyak peralihan suis berlaku pada masa yang sama menyebabkan gangguan dalam isyarat output. Dalam kajian ini, algoritma DEM baru yang ingin dicadangkan pada DAC adalah algoritma Rangkaian Pokok Sebahagian Perduaan (PBTN)
supaya dapat menggunakan litar elektronik yang tidak rumit dan dapat mengeluarkan isyarat output yang kurang gangguan. Pencapaian simulasi untuk 4-bit dan 6-bit PBTN telah menghasilkan DNL kurang daripada 0.3184 LSB dan INL yang kurang daripada 0.0062 LSB, dan penggunaan tenaga 14.13 mW, dan hanya menggunakan 126 get penghantaran berbanding dengan reka bentuk sedia ada yang menggunakan 2542 get penghantaran. DNL reka bentuk ini ialah 0.1 LSB lebih tinggi daripada reka bentuk yang sedia ada tetapi mempunyai INL 94% lebih rendah daripada reka bentuk yang sedia ada
(0.0074 LSB berbanding dengan 0.1142 LSB).
_______________________________________________________________________________________________________
DAC (Digital to Analog Converter) are important elements in many digital system which require data converters with high performances from digital form to analog form. DAC rely on matched components to perform data conversion. However, matched components are very difficult or nearly impossible to fabricate, there is always mismatch errors which caused difference between designed and actual component value. Dynamic Element Matching (DEM) is applied to reduce component mismatch error. This technique is a randomization technique that randomly select one of the codes for each of the digital
input before entering DAC block. By using this technique, the time average of equivalent component at each component position are equal or nearly equal, which reduces the effect of component differences in digital circuits. The limitation of above technique is that DAC will suffer from excessive digital hardware complexity. A complicated encoding is usually necessary for conventional DEM encoders which will lead to many switch transitions happens at the same time resulting glitches in the output signal. In this research, a new DEM algorithm is proposed on Current-Steering DACs with Partial Binary Tree
Network (PBTN) algorithm to use a lower complexity circuit to produce output signals with less glitches. Simulation results for 4-bit and 6-bit PBTN shows that it had less than 0.3184 LSB DNL and less than 0.0062 LSB DNL, and a power consumption of 14.13 mW, while using only 126 transmission gates, compared to existing design which uses 2542 transmission gates. DNL of this design is higher than existing design by about 0.1 LSB, but it has 94% less INL compared to existing design. (0.0062 LSB compared to 0.1142 LSB).
Partial binary tree network (PBTN)- a new dynamic element matching (DEM) approach to current steering Digital Analog Converter (DAC) / Lim Yong Cheng