Projek ini membentangkan satu cip yang direka untuk tujuan menilai kaedah reka bentuk dalam melaksanakan CMOS Image Sensor Technology (CIS) untuk aplikasi visi berasaskan Active Pixel Sensor (APS). Untuk tujuan ini, cara-cara yang mungkin untuk melaksanakan sensor array pixel dan litar bacaan berkaitan dengan teknologi CMOS standard menggunakan proses 0.18μm CMOS yang tersedia secara komersil dengan kedua-dua p-baik dan pelaksanaan n-baik diterokai. Ini adalah untuk memastikan bahawa sensor imej kami digunakan untuk banyak aplikasi. Untuk mencapai matlamat ini, teknologi CIS penyelidikan ini perlu meningkatkan ciri-cirinya seperti kepekaan, arus gelap dan bunyi bising yang sangat bergantung pada susun atur. Cip ini termasuk satu set arsitektur piksel di mana parameter yang berbeza telah diubah suai, susunan penyebaran aktif dan voltan ambang transistor pengikut yang asal. Pengimejan CMOS hanya mempunyai 1 piksel, tetapi itu boleh diperbaiki dengan menukar logik imbasan kerana saiz array piksel ini adalah metrik yang memberikan petunjuk sensor imej prestasi di mana ia dinyatakan sebagai megapixel. Terdapat banyak cara untuk melaksanakan pengesanan piksel CMOS menggunakan mod akumulasi. Pelaksanaan penginderaan piksel aktif yang paling mudah ialah 3T-APS dilaksanakan dalam projek ini. Angin voltan yang diperoleh dari 1 piksel 3T-APS ini ialah 2.66V.
_______________________________________________________________________________________________________
This project presents a chip designed for the purpose of evaluating the design method in implementing a CMOS Image Sensor Technology (CIS) for Active Pixel Sensor (APS) based vision applications. For this purpose, the possible ways of implementing pixel array sensors and readout related circuit with standard CMOS technology using commercially available 0.18 μm CMOS processes with both p-well and n-well implementations were explored. This is to ensure that our image sensors applicable for many applications. Towards this aim, this research CIS technology have to improve its characteristics such as sensitivity, dark current and noise that are strongly layout dependent. This chip includes a set of pixel architectures where different parameters have been modified, layout of active diffusion and threshold voltage of the source follower transistor. This CMOS imager only has 1 pixel, but that can be improved by changing the scan logic because the size of this pixel array is a metric that gives an indication of the performance image sensor where it is expressed as a megapixel. There are many ways to implement CMOS pixel sensing using accumulation mode. The simplest active pixel sensing implementation is 3T-APS is implemented in this project. The voltage swing obtained from 1 pixel of this 3T-APS is 2.66V.
Design and analysis of a cmos image sensor / Nuranisah Halim