Ketika dunia membangun ke arah teknologi yang lebih maju, peranan penukar digitke-analog (PDA) yang beroperasi dengan arus tinggi membawa kepada penambahan kos kesuluruhan. Oleh itu, PDA dengan penggunaan arus rendah menjadi lebih penting dalam mengantara muka isyarat digit dan analog untuk mengurangkan kuasa yang digunakan oleh PDA semasa penukaran. Kajian ini berfungsi untuk mereka bentuk arus sumber perintangderetan PDA bersegmen 12-bit daripada proses CMOS Silterra 0.18μm 1.8V/3.3V kepada proses CMOS PTM 45nm 1.0V yang memberikan tumpuan kepada pengurangan arus dan penggunaan kuasa khususnya kurang daripada 20μA dan 1.0mW. PDA hibrid ini terdiri daripada seni bina pengekodan termometer dan seni bina perintang pemberat perduaan. Reka bentuk PDA yang dilaksanakan oleh proses CMOS PTM 45nm 1.0V telah dilakukan dengan menggunakan perisian Linear Technology Spice IV (LTSpice IV). Daripada
keputusan-keputusan simulasi, arus berjaya dikurangkan kepada 8.0μA dengan penggunan kuasa keseluruhan 0.450mW. Voltan keluaran analog dibandingkan dengan nilai teori serta perbezaan itu dibincangkan dengan jelas. Untuk analisis terhadap prestasi PDA, kekerapan persampelannya adalah 20MHz, masa penetapannya adalah 120ns, kebolehupayaan
responnya adalah 406.3V/ms serta PDA ini mencapai tahap monotonik. Ralat-ralat ketidaklurusan pengkamiran dan ketidaklurusan sepaduan adalah 0.083LSB dan 8.333LSB. Keputusan keseluruhan menunjukkan PDA yang direka memenuhi tujuan kajian ini.
_______________________________________________________________________________________________________
As the world develops towards more advanced technologies, the role of digital-to-analog converter (DAC) that operates with high current leads to the increment of the overall cost. Therefore, a DAC with low operating current becomes more significant in interfacing digital and analog signals in order to reduce the power consumed by the DAC during the conversion. This research work is on converting a 12-bit current-source resistor-string hybrid DAC from Silterra 0.18μm 1.8V/3.3V CMOS process to PTM 45nm 1.0V CMOS process with focus in the reduction of current and power consumption, specifically less
than 20μA and 1.0mW, respectively. This hybrid DAC consists of thermometer coding and binary-weighted resistor architectures. The design of the segmented DAC by 45nm 1.0V PTM process was done using Linear Technology Spice IV (LTSpice IV) software. From the simulated results, the current manages to reduce to 8.0μA with the total power consumption of 0.450mW. The simulated analog output voltages are compared with the theoretical values as well as their difference is discussed clearly. As for the analysis on the performance of the DAC, the sampling frequency is 20MHz , the settling time is 120ns, the slew rate is 406.3V/ms as well as the DAC achieves monotonicity. The DNL and INL errors are 0.083LSB and 8.333LSB, respectively. The overall results show that the designed DAC fulfilled the purpose of this research.
Low current hybrid digital-to-analog converter / Norhamizah Idros