Gelung terkunci fasa (PLL) adalah litar penting yang banyak digunakan dalam pelbagai
aplikasi seperti komunikasi dan sistem elektronik. Kepentingan litar ini telah
mendorong minat para penyelidik dalam mengkaji dan menganalisis kestabilan dan
prestasi sistem PLL. Walaupun banyak analisis adalah berdasarkan kepada model lelurus
sistem PLL, kestabilan PLL tidak dijamin kerana sistem itu mungkin terganggu
oleh gangguan dalaman dan luaran yang termasuk perlakuan tidak linear dari komponen
PLL serta lengah masa. Oleh kerana gangguan ini membawa kepada kemungkinan
yang lebih tinggi terhadap kemerosotan prestasi dan ketidakstabilan, kerja-kerja terkini
telah menunjukkan peningkatan jumlah penyelidikan berkaitan pemodelan sistem
PLL yang lebih tepat dan analisis mengenai kesan ketidakpastian tersebut terhadap
perlakuan keseluruhan sistem. Dalam kajian ini, pendekatan baru untuk memodelkan
perlakuan tidak lelurus PLL secara sistematik dan mereka bentuk penapis yang bertanggungjawab
untuk menentukan kestabilan dan prestasi sistem adalah dicadangkan. Pendekatan ini berdasarkan sintesis kawalan H¥ yang juga diintegrasikan dengan kriteria kestabilan tidak lelurus yang sesuai. Kaedah-kaedah yang dihasilkan kemudiannya diformulasikan menjadi masalah pengoptimuman cembung yang dapat menjamin keoptimuman parameter-parameter yang direka bentuk. Hasilnya kemudiannya diperluaskan kepada aplikasi sintesis frekuensi yang juga tertakluk kepada gangguan yang tidak diingini. Perkembangan seterusnya bagi kaedah yang dicadangkan adalah dalam menganalisa sistem PLL yang juga tertakluk kepada lengah masa, yang mungkin
diwarisi dari sistem itu sendiri atau diperkenalkan secara buatan untuk memenuhi keperluan
reka bentuk PLL tertentu. Penemuan-penemuan semasa menunjukkan bahawa
keupayaan pengesanan sistem PLL boleh dibuktikan secara teorinya melalui kaedahkaedah
yang dicadangkan yang seterusnya membawa kepada julat kunci yang lebih
luas sebanyak 59% dan masa pengambilalihan yang lebih cepat sebanyak 22% berbanding
kaedah lelurus. Di samping itu, keputusan juga menunjukkan bahawa sistem
PLL dengan penapis yang direka bentuk melalui kaedah yang dicadangkan lebih baik
dari kaedah yang sedia ada. Sebagai contoh, apabila kaedah yang dicadangkan dibandingkan
dengan kaedah (Ahmad, 2017), kaedah yang dicadangkan dapat menghasilkan
julat kunci lebih besar sebanyak 87% dan masa pengalihan yang lebih cepat sebanyal
5733% daripada kaedah tersebut. Keputusan-keputusan ini juga disahkan melalui satu
siri simulasi dan eksperimen yang menunjukkan kecekapan kaedah yang dicadangkan
untuk meningkatkan prestasi PLL. Selain itu, analisis mengenai PLL yang tertakluk
kepada kedua-dua ketidaklelurusan dan lengah masa telah juga didapati bermanfaat
dalam reka bentuk PLL disebabkan oleh kaedah pemodelan secara sistematik yang
diperkenalkan bersama dengan teknik pengoptimuman cembung. Kajian ini boleh disimpulkan
bahawa kajian ini telah membawa kepada pendekatan baru untuk memperbaiki
struktur PLL sebenar dengan kerumitan pengiraan yang rendah dalam kaedah
reka bentuk dan analisis.bahawa koridor dengan sudut kurang daripada 90° perlu dielakkan semasa merancang koridor bersudut kerana ia secara jelas meningkatkan masa berjalan keluar. Keputusan yang diperoleh daripada kajian ini dijangka menjadi pangkalan data dan bahan rujukan yang berguna untuk mereka bentuk dan mendimensi kemudahan pejalan kaki masa depan yang melibatkan koridor dengan sudut dan bentuk yang berbeza-beza. Pada masa akan datang, kajian ini perlu diteruskan dengan mempertimbangkan senario yang lebih pelbagai dan terperinci yang berkaitan dengan perubahan gerakan di koridor yang lebih berbeza.
_______________________________________________________________________
Phase-locked loops (PLLs) are essential circuits that are widely used in many applications
such as communication and electronic systems. The importance of this circuit
has prompted a great interest among researchers in studying and analyzing the stability
and performance of PLL systems. Although many analyses are based on linearized
models of the PLL system, the stability of the PLL is not guaranteed as the system may
be interrupted by internal and external perturbations which include nonlinear behavior
from the PLL components as well as time delay. As these perturbations lead to higher
probability of performance degradation and instability, recent works have shown an increasing
amount of research into a more accurate modeling of PLL system and analysis
on the impacts of such uncertainties to the overall system’s behavior. In this study, a
new approach to systematically model the nonlinear behavior of the PLL and to design
the filter which is responsible to determine the system’s stability and performance is
proposed. This approach is based on the H¥ control synthesis which is also integrated
with a suitable nonlinear stability criterion. The resulting methods are then formulated
into convex optimization problems which can guarantee optimality of the designed parameters.
The results are then extended to applications of frequency synthesis which is
also subject to the unwanted perturbations. A further extension of the proposed method
is on the analyses of the PLL system that is also subject to time delay, which may be
inherent from the system itself or artificially introduced to meet a certain PLL design
requirement. The current findings reveal that the tracking capability of the PLL system
can be theoretically enforced via the proposed methods which consequently lead to a
wider lock range by 59% and a faster acquisition time by 22% as compared to the linear
approximation method. Additionally, the results also show that the PLL system with
the filter designed via the proposed method outperforms the existing methods. For example,
when the proposed method is compared with the (Ahmad, 2017), the proposed
method is able to produce a larger lock-in range by 87% with faster acquisition time by
5733% than that method. The results are also validated via a series of simulations and
experiments which demonstrate the efficiency of the proposed methods in enhancing
the frequency synthesis PLL performance. Apart from that, the analyses on the PLL
subject to both nonlinearity and time delay have additionally been found to be beneficial
in PLL design due to the systematic modeling method introduced along with
the convex optimization techniques. It can also be concluded that this study has led
to a new approach to further improve the real PLL structure with low computational
complexity in the design and analysis methods.