Pada masa kini, usaha untuk merekabentuk litar bersepadu untuk pemancar frekuensi radio telah diberi perhatian untuk mencapai peringkat yang lebih tinggi dengan menggunakan blok litar analog CMOS. Blok yang terakhir sebelum isyarat dapat dipancarkan adalah blok penguat kuasa. Blok penguat kuasa berfungsi untuk menguatkan isyarat untuk dipancarkan pada peringkat yang dikehendaki. Blok penguat kuasa adalah sukar untuk bersepadu atau direkabentuk dengan menggunakan teknologi CMOS kerana ia akan menghadkan kecekapan bagi blok penguat kuasa. Disertasi ini menerangkan analisis teori dan teknik rekabentuk litar blok penguat kelas C menggunakan teknologi CMOS. Terdapat pelbagai teknik terdahulu yang telah digunakan untuk merekabentuk blok penguat kuasa tetapi kebanyakan rekabentuk tersebut tidak dapat diaplikasikan dengan sempurna. Blok penguat kuasa 900MHz CMOS telah direkabentuk dengan menggunakan peranti yang menggunakan teknologi dari Silterra 0.18μ. Rekabentuk litar bersepadu ini telah disimulasi dengan menggunakan perisian “Cadence”. Keputusan daripada simulasi yang telah dijalankan mendapati kecekapan yang diperolehi adalah sebanyak 37.65%. Daripada keputusan menyeluruh yang diperolehi blok penguat kuasa ini telah menepati keperluan untuk aplikasi CDMA(Code Division Multiple Access). Gandaan kuasa yang diperolehi daripada rekabentuk ialah 34.74 dB dan telah mencapai spesifikasi bagi sebuah penguat kuasa untuk aplikasi CDMA.
________________________________________________________________________________________
Recent efforts in the design of integrated circuits for RF communication transceivers have focused on achieving higher levels of integration by including more and more analog functional blocks onto a single silicon CMOS chip. One of the final blocks that have yet to be successfully integrated is the power amplifier. The power amplifier is the final functional block in the transmit path and its function is to amplify the signal to be transmitted to the required transmit power level. In general, power amplifiers are difficult to integrate in CMOS because of technology limitations that severely limit the efficiency of the power amplifier. This thesis describes theoretical analysis and circuit techniques for the design and implementation of RF Class C power amplifier in CMOS technologies. There are very few methods exist for designing Class C power amplifier in the past, much of the design process has been empirical. The theoretical work in this thesis attempts to describe a method for designing a Class C power amplifier in CMOS without resorting to blind use of a circuit simulator. A 900MHz CMOS power amplifier was designed using Silterra 0.18μm RF MOSFET. This design is simulated using Cadence Design tool. In this simulation, the peak efficiency of the power amplifier was 37.7%. The power amplifier did meet the spectral mask requirements of CDMA (Code Division Multiple Access) cellular communications system for which it was designed. The power gain that had been achieved is 34.74 dB and meets the power amplifier specification for CDMA application.
Design of power amplifier (pa) front-end transmitter for cdma application at 900mhz using 0.18 micron cmos technology_Muhamad Iskandar Zahari_E3_2005_NI