Penukar Digital Analog (DAC) merupakan operasi penting dalam kebanyakan sistem digital yang memerlukan penukar data dari bentuk digital kepada bentuk analog. DAC bergantung kepada komponen terpadan untuk menjalankan penukaran data. Walau bagaimanapun, komponen terpadan sepenuhnya adalah hampir mustahil untuk dihasilkan, ralat tidak sepadan akan sentiasa berlaku yang menghasilkan perbezaan antara nilai yang diingini dengan nilai sebenar. Pemadan Elemen Dinamik (DEM) selalu digunakan untuk mengurangkan ralat tidak sepadan komponen. Teknik ini adalah satu teknik satu kod berpadanan bagi setiap masukkan digit blok DAC. Menggunakn teknik ini, purata masa bagi komponen setara disetiap kedudukan komponen adalah sama atau hampir sama bagi mengurangkan kesan komponen tidak sepadan dalam litar elektronik. Pengekodan yang rumit diperlukan bagi pengekod DEM konvesional yang akan menyebabkan transisi tersuis berlaku serentak berlakunya gelinciran di isyarat keluaran. Penyelidikan terdahulu telah berjaya menaikan sempadan penyelidikan PBTN ke 8-Bit .Dalam kajian ini, algoritma DEM adalah dicadangkan, dikenali sebagai rangkaian pokok perduaan separa (PBTN) ,dimana algoritma ini diperkenalkan pada kajian terdahulu.Penyelidikan ini bertujuan untuk menaikan sempadan penyelidikan terdahulu dari 8-bit ke 10-Bit .Selain itu, penggunaan CCCS untuk meninggikan arus yang digunakan pada kajian dahulu digantikan dengan Op-Amp.PBTN digunakan kerana ianya dapat mengurangkan kadar kerumitan sesebuah litar elektronik dan isyarat output yang mempunyai kurang gangguan jika dibandingkan dengan algoritma DEM yang lain.Kajian ini melaporkan keputusan simulasi 8-bit 1-MSB dengan DNL -0.550197255 LSB LSB, INL0.752682 LSB, pengunaan kuasa 16.7 mW manakala bagi simulasi 10-Bit 1-MSB memperolehi DNL -0.535378495 LSB, INL0.955382 LSB, pengunaan kuasa sebanyak 66.31 mw. Penggunaan kuasa dalam penyelidikan ini mencapai nilai jauh lebih rendah daripada penyelidikan sebelum ini.
_______________________________________________________________________________________________________
Digital-to-analog converters (DACs) are essential operations in many digital systems which require data converters from digital form to analog form. DAC rely on the matched component to perform data conversion. However, matched components are nearly impossible to fabricate, there will always be mismatch errors which cause discrepancies between the desired value and designed value. Dynamic Element Matching (DEM) is commonly used to reduce component mismatch error. This technique is a randomization technique to select one of the appropriate codes for each of the digital input value before entering the DAC block. Using this technique, the time averages of the equivalent components at each of the component positions are equal or nearly equal to reduce the effects of component mismatches in electronic circuits. A complicated encoding is usually necessary for conventional DEM encoders which will lead to many of switch transitions happens at the same time and it will cause glitches in the output signal. Previous research is able to increase the boundaries of Partial Binary Tree Network (PBTN) to 8-Bits.In this research, DEM algorithm is used, known as Partial Binary Tree Network (PBTN) that been proposed from previous research that aims to push the boundaries of past research from 8-bits to 10-bits. Besides, in this research, the Current Controlled Current Source (CCCS) used to magnify the output current in previous research is replaced with operating amplifier. PBTN is used because it has lower complexity circuit and fewer glitches produce at the output signal. This thesis reports the simulation of 8-bit 1-MSB with DNL of -0.550197255 LSB, INL of 0.752682 LSB, the power consumption of 16.7 mW and for 10-Bit 1-MSB with DNL of -0.535378495 LSB, INL of 0.955382 LSB, the power consumption of 66.31 mW. Power consumption in this research achieved much lower than the previous research.
Current steering digital analog converter (dac) using partial binary tree network (pbtn) / Mohd Azim Mohammad Alias