Kaedah Monte Carlo (MC) digunakan secara meluas dalam masalah matematik
yang terlalu rumit untuk diselesaikan secara analitikal. Kaedah ini melibatkan proses
persampelan nombor rawak dan kebarangkalian untuk menganggarkan keputusan.
Disebabkan kaedah MC bergantung kepada bilangan besar nombor rawak yang
berkualiti untuk menghasilkan keputusan yang berjitu tinggi, maka pembinaan penjana
nombor rawak (RNG) yang baik adalah sangat penting. Secara umumnya, penjana
nombor rawak dan kaedah MC dilaksanakan berasaskan perisian dan disimulasikan
dengan menggunakan superkomputer dan kelompok komputer peribadi. Walau
bagaimanapun, pelaksanaan perkakasan ini menggunakan perbelanjaan yang lebih
tinggi dan ruang yang besar. Dengan peningkatan kepadatan dan kelajuan Medan
Boleh-Program Tatasusun Get (FPGA) yang terkini, pelaksanaan secara terus kepada
perkakasan ini dapat direalisasikan. Projek ini bertujuan untuk melaksanakan kaedah
MC cara Random “Walk on the Boundary” (WOB) dan penjana nombor rawak untuk
mengira kapasitan kiub unit pada Xilinx Spartan-6 LX 150T FPGA yang digabungkan
dalam papan Avnet S6LX150T. Empat model gabungan penjana nombor rawak dinilai
untuk membina RNG dan model yang menghasilkan hasil pengiraan yang paling tepat
telah dipilih untuk pelaksanaan. Keputusan penilaian menunjukkan bahawa RNG yang
dibina daripada gabungan penjana nombor rawak 37-bit Linear Feedback Shift
Register (LFSR) dan 43-bit Cellular Automata Shift Register (CASR) menghasilkan
keputusan pengiraan yang paling tepat. Pelaksanaan pengiraan kaedah MC dan RNG
untuk mengira kapasitan kiub unit ke atas Xilinx Spartan-6 LX 150T FPGA berjaya
dilaksanakan. Ini menunjukkan FPGA boleh digunakan sebagai satu lagi alternatif
perkakasan untuk kajian seperti ini.
_______________________________________________________________________________________________________
Monte Carlo (MC) method is widely applied in mathematical problems that are
extremely complicated to be resolved analytically. The method involves sampling
process of the random numbers and probability to estimate the result. Since it depends
on an enormous number of good quality random numbers to produce a high accuracy
result, developing a good random number generator (RNG) is vital. Generally, the
RNGs and the MC methods are implemented in software-based and simulated using
supercomputer and cluster Personal Computer (PC). Nevertheless, this
implementation consumes large expenses and inefficient space. With the latest
improvement of the density and speed of Field Programmable Gate Arrays (FPGA), a
direct implementation onto this hardware is feasible. This work aims to implement the
RNG and MC method of Random Walk on the Boundary (WOB) to compute the unit
cube capacitance on the target device Xilinx Spartan-6 LX 150T FPGA which were
incorporated in Avnet S6LX150T development board. Four uniform RNGs model
were evaluated to build the RNG, and the model that produced the most accurate
computation result was chosen for the implementation. From the evaluation, the result
has demonstrated that the RNG built from uniform RNG of 43-bit Linear Feedback
Shift Register (LFSR) and 37-bit Cellular Automata Shift Register (CASR) uniform
RNG combination produced the most accurate computation result. The
implementation of the MC computation and RNG to compute the unit cube capacitance
has been successfully carried out on the Xilinx Spartan-6 LX 150T FPGA. It therefore
demonstrates the feasibility of the FPGA as another hardware alternative for this kind
of work.
Hardware design of random number generator and random walk-onboundary algorithm to compute unit cube capacitance in fpga / Niun Cheah How