Abad kedua puluh satu telah menyaksikan pertumbuhan teknologi bagi aplikasi rakaman bioperubatan terutamanya sistem rakaman elektrokardiogram (EKG) dan mempunyai kesan yang mendalam kepada kehidupan harian kita. Sistem rakaman EKG lazim yang terlalu besar lalu mengehadkan masa perolehan telah membawa kepada rekabentuk peranti EKG mudah alih terkendali bateri kuasa rendah. Ia membantu untuk memastikan kemudahalihan yang baik dan meningkatkan kemudahgerakan, membebaskan pesakit daripada wayar yang memberi kegusaran dan ketidakselesaan. Selain itu, hingar kerlipan (1/f) yang berkekerapan rendah menjadi halangan yang paling besar bagi peranti EKG yang boleh diharap, memandangkan isyarat EKG mempunyai ciri-ciri yang beramplitud rendah dan juga berkekerapan rendah. Oleh sebab itu, matlamat kajian ini adalah untuk merekabentuk sebuah penguat kebezaan bahagian depan kuasa rendah sebagai peranti pemantauan EKG dan mencapai penguat dengan hingar dirujuk masukan yang rendah khususnya hingar kerlipan berkekerapan rendah. Litar ini adalah berdasarkan teknik pemenggal yang dilaksanakan bersama struktur kaskod terlipat pincang-kendiri dengan penggunaan kuasa yang lebih rendah daripada pendekatan sebelumnya tanpa menjejaskan prestasi. Skim pincang-kendiri yang menjimatkan kuasa dan mengurangkan keluasan litar telah dipilih untuk menghapuskan keperluan litar pincangan luar dengan menjana voltan pincang dari nod dalaman litar. Ia terbentuk melalui satu siri pelarasan berlelar nilai komponen dan saiz transistor. Bagi kes pelaksanaan pemenggal, teknik pemodulatan menukarkan isyarat masukan dengan julat kekerapan rendah kepada julat kekerapan yang lebih tinggi daripada hingar kerlipan perusa. Modul pemenggal yang kedua pula bertindak sebagai penyahmodulat yang membawa keluaran yang dikehendaki kembali ke jalur dasar dan mengubahkan hingar kepada kekerapan pemenggal yang berkekerapan tinggi. Hingar termodulat dan pepaku terpenggal yang tidak diingini juga disinggirkan oleh satu penapis lulus jalur yang berkekerapan rendah. Dengan menggunakan cara yang sama, penguat kaskod terlipat telah dimanfaatkan dalam hingar rendah disebabkan saiz peranti yang lebih kecil memberikan nisbah isyarat hingar yang baik kerana keluasan mutlak bagi rekabentuk tersebut menyumbangkan hingar. Litar ini direka menggunakan pemprosesan teknologi SILTERRA 0.18 μm CMOS dengan VIRTUOSO CADENCE. Keputusan simulasi pra-bentangan bagi penguat yang tersebut telah menunjukkan kuasa yang amat rendah, iaitu 1.926 μW serta hingaran rendah, iaitu 415 nV/
√Hz pada 10 Hz, telah mengatasi prestasi seni bina penguat bioperubatan yang terkenal. Tambahan pula, gandaan kebezaan voltan yang tinggi, iaitu 54.32 dB dan 102.82 dB dalam nisbah penolakan ragam sepunya tercapai.
_______________________________________________________________________________________________________
In twenty-first century, it has been witness the tremendous growth of technology in biomedical recording application particularly electrocardiogram (ECG) recording system and has had a profound impact on our daily life. The conventional ECG monitoring systems that are too bulky in nature which restrict the acquisition time has led to the design of low power battery operated portable ECG device. It helps to ensure good portability and enhanced mobility, freeing the patient from entanglement of wires which conceives annoyance and discomfort. In addition, the low frequency flicker noise (1/f) has been the biggest hindrance for reliable ECG monitoring application device since ECG signals have the characteristics of low amplitude and low frequency. Therefore, the goals of this work are to design a low power front end differential instrumentation amplifier for ECG monitoring device and to achieve low input referred noise of the amplifier specifically low frequency flicker noise. The circuit is based on the chopper technique which is implemented together with self-biased folded cascode structure that has significant lower power consumption than the predecessor’s approaches while keeping the performance unchanged. A self-biased scheme that saves power and reduces circuit area is chosen to eliminate the needs of external biasing circuitry by generating bias voltages from internal nodes of the circuit. It is developed through a series of iterative adjustments of component values and transistor sizes. For the case of chopper implementation, the usedmodulation technique converts the low frequency range of the input signals to a higher frequency range far above the dominant flicker noise. The second chopping module that acts as a demodulator brings the desired output back to the baseband and shifts the noise to the high chopping frequency. The modulated noise and the unwanted chopping spikes are then removed by a low frequency band pass filter. By the same token, folded cascode amplifier has benefit in low noise since smaller device size results in a better signal to noise ratio as the absolute area of the design contribute noises. The circuit is designed using SILTERRA 0.18 μm CMOS technology process with VIRTUOSO CADENCE. The pre-layout simulated results of the amplifier show ultra-low power of 1.926 μW and low noise of 415 nV/√Hz at 10 Hz which outperforms the renowned architectures of biomedical amplifier. Moreover, high differential voltage gain of 54.32 dB and 102.82 dB in CMRR are achieved.
Self-biased folded cascode instrumentation amplifier using chopper technique for ecg / Lau Jun Giap